VERILOG

關(guān)注249人關(guān)注

我要報(bào)錯(cuò)

VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

基于Verilog HDL的SVPWM算法的設(shè)計(jì)與仿真

摘要：空間矢量脈寬調(diào)制算法是電壓型逆變器控制方面的研究熱點(diǎn)，廣泛應(yīng)用于三相電力系統(tǒng)中?；谟布腇PGA/CPLD芯片能滿足該算法對處理速度、實(shí)時(shí)性、可靠性較高的要求，本文利用Verilog HDL實(shí)現(xiàn)空間矢量脈寬調(diào)制算

模擬
2015-11-23

HDL VERILOG 仿真 SVPWM算法
基于Verilog HDL的SPWM全數(shù)字算法的FPGA實(shí)現(xiàn)

隨著信號處理技術(shù)及集成電路制造工藝的不斷發(fā)展，全數(shù)字化SPWM(正弦脈寬調(diào)制)算法在調(diào)速領(lǐng)域越來越受到青睞。實(shí)現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復(fù)雜、且不

數(shù)字電源
2015-11-19

全數(shù)字 SPWM HDL VERILOG
對 Verilog 和 VHDL 說再見！

上周我跟我同事說，“ 兩種語言阻礙了嵌入式系統(tǒng)開發(fā)人員和軟件工程師借助Zynq SOCs來提升系統(tǒng)性能。”那就是“Verilog” 和 “VHDL”正如期待那樣，這已經(jīng)得到了解決—因?yàn)镾D

電子設(shè)計(jì)自動化
2015-05-11

vhdl sdsoc verilog
基于FPGA的高速長線陣CCD驅(qū)動電路

高速長線陣CCD(電荷耦合器)具有低功耗，小體積，高精度等優(yōu)勢，廣泛應(yīng)用于航天退掃系統(tǒng)中的圖像數(shù)據(jù)采集。而CCD驅(qū)動電路設(shè)計(jì)是CCD正常工作的關(guān)鍵問題之一，CCD驅(qū)動信號時(shí)序是一組相位要求嚴(yán)格的脈沖信號，只有時(shí)序信

電子設(shè)計(jì)自動化
2015-02-09

FPGA ccd verilog hdl 線陣
完善FPGA系統(tǒng)設(shè)計(jì)的三原則

一，面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連)。

電子設(shè)計(jì)自動化
2014-12-16

FPGA 系統(tǒng)設(shè)計(jì) HDL語言 VERILOG
基于多種EDA工具的FPGA設(shè)計(jì)

摘要：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法，其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)際操作介紹了整個(gè)FPGA的設(shè)計(jì)流

嵌入式硬件
2014-07-24

EDA 布局布線 FPGA設(shè)計(jì) VERILOG
基于Verilog的多路相干DDS信號源設(shè)計(jì)

摘要：傳統(tǒng)的多路同步信號源常采用單片機(jī)搭載多片專用DDS芯片配合實(shí)現(xiàn)。該技術(shù)實(shí)現(xiàn)復(fù)雜，且在要求各路同步相干可控時(shí)難以實(shí)現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語言實(shí)現(xiàn)相干多路DDS的工作原理、設(shè)

單片機(jī)
2014-06-07

芯片 PHASE DDS信號源 VERILOG
Verilog HDL設(shè)計(jì)進(jìn)階：有限狀態(tài)機(jī)的設(shè)計(jì)原理及其代碼風(fēng)格

由于Verilog HDL和 VHDL 行為描述用于綜合的歷史還只有短短的幾年，可綜合風(fēng)格的Verilog HDL 和VHDL的語法只是它們各自語言的一個(gè)子集。又由于HDL的可綜合性研究近年來非常活躍，可綜合子集的國際標(biāo)準(zhǔn)目前尚未最后形

電子設(shè)計(jì)自動化
2013-08-27

代碼有限狀態(tài)機(jī) HDL VERILOG
Verilog HDL高級語法結(jié)構(gòu)—函數(shù)（function）

函數(shù)的目的是返回一個(gè)用于表達(dá)式的值。 1．函數(shù)定義語法function <返回值的類型或范圍> (函數(shù)名); <端口說明語句> <變量類型說明語句> begin <語句> ... end endfunction 請注

電子設(shè)計(jì)自動化
2013-08-27

函數(shù) FUNCTION HDL VERILOG
Verilog HDL高級語法結(jié)構(gòu)—任務(wù)（TASK）

如果傳給任務(wù)的變量值和任務(wù)完成后接收結(jié)果的變量已定義，就可以用一條語句啟動任務(wù)。任務(wù)完成以后控制就傳回啟動過程。如任務(wù)內(nèi)部有定時(shí)控制，則啟動的時(shí)間可以與控制返回的時(shí)間不同。任務(wù)可以啟動其他的任務(wù)，其他

電子設(shè)計(jì)自動化
2013-08-27

BSP AMBE HDL VERILOG
Verilog HDL硬件描述語言：task和function說明語句的區(qū)別

task和function說明語句的區(qū)別task和function說明語句分別用來定義任務(wù)和函數(shù)。利用任務(wù)和函數(shù)可以把一個(gè)很大的程序模塊分解成許多較小的任務(wù)和函數(shù)便于理解和調(diào)試。輸入、輸出和總線信號的值可以傳入或傳出任務(wù)和函

電子設(shè)計(jì)自動化
2013-08-27

硬件描述語言 FUNCTION HDL VERILOG
verilog HDL基礎(chǔ)教程之：實(shí)例3 數(shù)字跑表

實(shí)例的內(nèi)容及目標(biāo)1.實(shí)例的主要內(nèi)容本節(jié)通過Verilog HDL語言編寫一個(gè)具有“百分秒、秒、分”計(jì)時(shí)功能的數(shù)字跑表，可以實(shí)現(xiàn)一個(gè)小時(shí)以內(nèi)精確至百分之一秒的計(jì)時(shí)。數(shù)字跑表的顯示可以通過編寫數(shù)碼管顯示程序來

電子設(shè)計(jì)自動化
2013-08-23

數(shù)字跑表 BSP HDL VERILOG
Verilog HDL基礎(chǔ)教程之：時(shí)序邏輯電路

在Verilog HDL語言中，時(shí)序邏輯電路使用always語句塊來實(shí)現(xiàn)。例如，實(shí)現(xiàn)一個(gè)帶有異步復(fù)位信號的D觸發(fā)器如下。例1：帶異步復(fù)位的D觸發(fā)器1。wire Din;wire clock,rst;reg Dout;always @ （posedge clock or negedge rs

電子設(shè)計(jì)自動化
2013-08-23

時(shí)序邏輯電路 BSP HDL VERILOG
Verilog HDL語言學(xué)前必知的基礎(chǔ)

Verilog HDL的歷史和進(jìn)展 1.什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計(jì)。它允許設(shè)計(jì)者用它來進(jìn)行各種級別的邏輯設(shè)計(jì)，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證、時(shí)序分析、邏輯綜合。它是

電子設(shè)計(jì)自動化
2013-08-23

硬件描述語言 IEEE標(biāo)準(zhǔn) HDL語言 VERILOG
Verilog HDL基礎(chǔ)教程之：賦值語句和塊語句

非阻塞賦值和阻塞賦值在Verilog HDL語言中，信號有兩種賦值方式：非阻塞(Non_Blocking)賦值方式和阻塞(Blocking)賦值方式。(1)非阻塞賦值方式。典型語句：b <= a;① 塊結(jié)束后才完成賦值操作。② b的值并不是立刻就改

電子設(shè)計(jì)自動化
2013-08-23

BSP 阻塞賦值 HDL VERILOG
Verilog HDL基礎(chǔ)教程之：數(shù)據(jù)類型和運(yùn)算符

常用數(shù)據(jù)類型Verilog HDL中總共有19種數(shù)據(jù)類型，數(shù)據(jù)類型是用來表示數(shù)字電路硬件中的數(shù)據(jù)儲存和傳送元素的。在本書中，我們先只介紹4個(gè)最基本的數(shù)據(jù)類型，它們分別是：reg型，wire型，integer型和parameter型。其他

電子設(shè)計(jì)自動化
2013-08-23

數(shù)據(jù)類型運(yùn)算符 HDL VERILOG
Verilog HDL基礎(chǔ)教程之：實(shí)例5 交通燈控制器

實(shí)例的內(nèi)容及目標(biāo) 1.實(shí)例的主要訓(xùn)練內(nèi)容本實(shí)例通過Verilog HDL語言設(shè)計(jì)一個(gè)簡易的交通等控制器，實(shí)現(xiàn)一個(gè)具有兩個(gè)方向、共8個(gè)燈并具有時(shí)間倒計(jì)時(shí)功能的交通燈功能。2.實(shí)例目標(biāo)通過本實(shí)例，讀者應(yīng)達(dá)到下面的目標(biāo)。掌握

電子設(shè)計(jì)自動化
2013-08-22

交通燈控制器 BSP HDL VERILOG
Verilog HDL基礎(chǔ)j教程之：程序基本結(jié)構(gòu)

Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結(jié)構(gòu)描述的語言。也就是說，既可以用電路的功能描述，也可

電子設(shè)計(jì)自動化
2013-08-22

端口 BSP HDL VERILOG
Verilog HDL基礎(chǔ)教程之：實(shí)例4 PS/2接口控制

實(shí)例的內(nèi)容及目標(biāo)1.實(shí)例的主要內(nèi)容本實(shí)例通過Verilog編程實(shí)現(xiàn)在紅色颶風(fēng)II代Xilinx開發(fā)板上面實(shí)現(xiàn)對鍵盤、LCD、RS-232等接口或者器件進(jìn)行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機(jī)上的超級

電子設(shè)計(jì)自動化
2013-08-22

接口控制 HDL VERILOG
Verilog HDL基礎(chǔ)教程之：組合邏輯電路的實(shí)現(xiàn)

數(shù)字邏輯電路分為兩種，分別是組合邏輯與時(shí)序邏輯。(1)組合邏輯：輸出只是當(dāng)前輸入邏輯電平的函數(shù)(有延時(shí))，與電路的原始狀態(tài)無關(guān)的邏輯電路。也就是說，當(dāng)輸入信號中的任何一個(gè)發(fā)生變化時(shí)，輸出都有可能會根據(jù)其變化

電子設(shè)計(jì)自動化
2013-08-21

組合邏輯電路 BSP HDL VERILOG

首頁上一頁 1 2 3 4 5 6 7 8 9 下一頁尾頁

martian618
probigfat
liubeihua
Matthew2018
walk_bird
Fillmore
hu519922633
wudi1219
qinkunkun
liang_fu
張老板
newlcd2008
JasonAPP
呂兒
kingwb
小莊2
huaohui
王林鑫
paderboy
01XO

VERILOG

基于Verilog HDL的SVPWM算法的設(shè)計(jì)與仿真

基于Verilog HDL的SPWM全數(shù)字算法的FPGA實(shí)現(xiàn)

對 Verilog 和 VHDL 說再見！

基于FPGA的高速長線陣CCD驅(qū)動電路

完善FPGA系統(tǒng)設(shè)計(jì)的三原則

基于多種EDA工具的FPGA設(shè)計(jì)

基于Verilog的多路相干DDS信號源設(shè)計(jì)

Verilog HDL設(shè)計(jì)進(jìn)階：有限狀態(tài)機(jī)的設(shè)計(jì)原理及其代碼風(fēng)格

Verilog HDL高級語法結(jié)構(gòu)—函數(shù)（function）

Verilog HDL高級語法結(jié)構(gòu)—任務(wù)（TASK）

Verilog HDL硬件描述語言：task和function說明語句的區(qū)別

verilog HDL基礎(chǔ)教程之：實(shí)例3 數(shù)字跑表

Verilog HDL基礎(chǔ)教程之：時(shí)序邏輯電路

Verilog HDL語言學(xué)前必知的基礎(chǔ)

Verilog HDL基礎(chǔ)教程之：賦值語句和塊語句

Verilog HDL基礎(chǔ)教程之：數(shù)據(jù)類型和運(yùn)算符

Verilog HDL基礎(chǔ)教程之：實(shí)例5 交通燈控制器

Verilog HDL基礎(chǔ)j教程之：程序基本結(jié)構(gòu)

Verilog HDL基礎(chǔ)教程之：實(shí)例4 PS/2接口控制

Verilog HDL基礎(chǔ)教程之：組合邏輯電路的實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(249人)

熱門活動

課程視頻