如何大幅提升Virtuoso仿真效率?正確答案在此,快來抄作業(yè)!
全新Cadence Virtuoso系統(tǒng)設計平臺幫助實現(xiàn)IC、封裝和電路板無縫集成的設計流程
Cadence發(fā)布7納米工藝Virtuoso先進工藝節(jié)點擴展平臺
Cadence采用全新可支持電學感知設計的Virtuoso版圖套件
Cadence物理驗證系統(tǒng)通過GF 65nm至14nm FinFET制程認證
臺積電16nm FinFET參考流程納入Cadence設計工具
搶攻FinFET設計商機 益華發(fā)布新Virtuoso平臺
Cadence采用全新Virtuoso版圖套件大幅加快芯片設計
搶攻FinFET設計商機 益華發(fā)布新Virtuoso平臺
臺積電TSMC擴大與Cadence在Virtuoso定制設計平臺的合作