半導體產(chǎn)品的集成度和成本一直在按照摩爾定律演進。在這方面,作為半導體產(chǎn)品的重要一支---可編程邏輯器件也并列外。隨著技術(shù)的不斷更新,工程師面臨著開發(fā)上更多的挑戰(zhàn):大規(guī)模的設(shè)計協(xié)同、子系統(tǒng)的規(guī)劃、時序收斂的處理、不同IP的調(diào)用等等。針對工程師遇到的問題,賽靈思推出了全新的Vivado 工具套件,它是一套以IP及系統(tǒng)為中心的工具套件,可以顯著提高設(shè)計生產(chǎn)力和設(shè)計結(jié)果質(zhì)量,使設(shè)計者更好的、更快地創(chuàng)建系統(tǒng),而且所用的芯片更少,但是集成度更高。通過先進的Vivado設(shè)計套件,賽靈思將開啟"All Programmable"的新征程。
Vivado不僅能加速可編程邏輯和 IO 的設(shè)計速度,而且還可提高可編程系統(tǒng)的集成度和實現(xiàn)速度,讓器件能夠集成 3D堆疊硅片互聯(lián)技術(shù)、ARM 處理系統(tǒng)、模擬混合信號 (AMS) 和大部分IP 核。Vivado 設(shè)計套件突破了可編程系統(tǒng)集成度和實現(xiàn)速度兩方面的重大瓶頸,將設(shè)計生產(chǎn)力提高到同類競爭開發(fā)環(huán)境的4 倍。
1、賽靈思Vivado 開啟"All Programmable"新征程
每一家偉大的公司都會提出一個響亮的口號,融入公司企業(yè)文化的精髓,耐克是"Just Do It"、蘋果是"再一次改變世界"、英特爾是"Leap ahead"。作為全球FPGA領(lǐng)軍企業(yè),賽靈思(Xilinx)在4月25日提出了"All Programmable"。這一口號秉承了賽靈思一貫以來深耕FPGA形成的企業(yè)精神,把"可編程"這一理念推演到了極致。
在賽靈思提出"All Programmable"口號的同時,賽靈思還推出了面向未來十年的Vivado設(shè)計套件,Vivado是以IP及系統(tǒng)為中心的新一代設(shè)計環(huán)境,完美的詮釋了"All Programmable"精神。
3、Vivado技術(shù)解讀
①新一代可編程設(shè)計工具
賽靈思通過借鑒 ISE 設(shè)計套件的所有經(jīng)驗、注意事項和關(guān)鍵技術(shù),并充分利用最新EDA 算法、工具和技術(shù),才打造出了這一顛覆性的全新 Vivado 設(shè)計套件。[詳細]
②可擴展的數(shù)據(jù)模型架構(gòu)
賽靈思用一個單一的、共享的、可擴展的數(shù)據(jù)模型建立其設(shè)計實現(xiàn)流程,這種共享、可擴展的數(shù)據(jù)模型可讓流程中的綜合、仿真、布局規(guī)劃、布局布線等所有步驟在內(nèi)存數(shù)據(jù)模型上運行,故在流程中的每一步都可以進行調(diào)試和分析。[詳細]
③多維度分析布局器
Vivado設(shè)計套件的算法從全局進行優(yōu)化,同時實現(xiàn)了最佳時序、擁塞和走線長度,它對整個設(shè)計進行通盤考慮,不像模擬退火算法只著眼于局部調(diào)整。這樣該工具能夠迅速、決定性地完成上千萬門的布局布線,同時保持始終如一的高結(jié)果質(zhì)量。[詳細]
④ip封裝器、集成器和目錄
IP 集成器可以讓客戶在互聯(lián)層面而非引腳層面將 IP 集成到自己的設(shè)計中?梢詫 IP 逐個拖放到自己的設(shè)計圖(canvas)上,IP 集成器會自動提前檢查對應的接口是否兼容。如果兼容,就可以在內(nèi)核間劃一條線,然后集成器會自動編寫連接所有引腳的具體 RTL。[詳細]
⑤Vivado HLS把ELS帶入主流
Vivado HLS 全面覆蓋 C、C++、SystemC,能夠進行浮點運算和任意精度浮點運算。這意味著只要用戶愿意,可以在算法開發(fā)環(huán)境而不是典型的硬件開發(fā)環(huán)境中使用該工具。這樣做的優(yōu)點在于在這個層面開發(fā)的算法的驗證速度比在 RTL 級有數(shù)量級的提高。[詳細]
賽靈思歷時四年多的時間開發(fā)的全新工具套件Vivado究竟會給廣大工程師帶來哪些幫助呢,工程師們對Vivado又有什么看法呢?讓我們一起聽聽眾多工程師的心聲吧! "我們參加了針對 Vivado 設(shè)計套件的合作伙伴培訓活動,新產(chǎn)品給我們留下了深刻的印象。我們認為 IP-XACT、SDC 和 AMBA AXI4 等業(yè)界標準的采用對大型 28nm 器件所需的FPGA IP 的推廣而言非常重要。Vivado IP 集成器和 IP 打包器工具進一步縮短了 IP 開發(fā)和集成所需的設(shè)計時間。" —— Roger Fawcett,董事總經(jīng)理
"Vivado 設(shè)計套件將靈活性和高性能整合在一起。項目的創(chuàng)建非常方便,結(jié)合直接簡單的設(shè)計流程,有助于我們快速高效地滿足設(shè)計要求。AMBA AXI4 接口所具有的通用特性,使我們可以非常輕松地將現(xiàn)有的 IP 和參照設(shè)計向最新的 7 系列產(chǎn)品移植。" —— Justin Braun,F(xiàn)PGA 設(shè)計經(jīng)理
"AMBA AXI4 標準互連與 IP-XACT 封裝標準是我們不斷演進的應用目標的重大發(fā)展,不但可簡化 CAST 核的集成,而且還可提升 CAST 客戶的整體 IP 體驗。全新 Vivado 設(shè)計套件具有集成型數(shù)據(jù)庫、更出色的腳本控制以及其它生產(chǎn)力輔助技術(shù),將大幅縮短我們提供這些優(yōu)勢所需的時間,特別是與我們提供的 50 多種賽靈思內(nèi)核相配合時效果更加明顯。" —— Nick Sgoupis,高級首席工程師
"Vivado 設(shè)計套件帶來的更高性能可幫助我們以更快速度在全系列賽靈思產(chǎn)品中確認 IP 核的反復更新。Vivado 工具縮短了運行時間,我們不但可同步運行相同 IP 的多個實現(xiàn)方案,而且還可確認任何 IP 核的輕度升級。" —— Katty Van Mele,業(yè)務開發(fā)總監(jiān)
- 賽靈思公關(guān)經(jīng)理Bruce與高級副總裁湯立人
- 賽靈思Vivado工具套件發(fā)布現(xiàn)場
- 賽靈思公司美國公關(guān)經(jīng)理Bruce介紹Vivado特點
- 賽靈思全球高級副總裁湯立人表示, Vivado要解決的就是加速生產(chǎn)力的問題:加速IP集成,加速實現(xiàn), 生產(chǎn)力加倍。這就是Vivado發(fā)布的意義。
- 賽靈思全球高級副總裁湯立人表示,新一代的工具套件Vivado繼承了ISE 中經(jīng)成功驗證的主要組件,并得到了客戶的好評
- 賽靈思全球高級副總裁湯立人說, 如果i'm lovin' it讓你想到麥當勞,以后我們希望您看到或者想到"All Programmable",你會想到賽靈思
1、公司簡介
——總部位于美國硅谷
——1984年公司成立
——全球雇員超過3,000
——全球客戶超過20,000
——超過2500項專利
——可編程邏輯門陣列(FPGA)的發(fā)明者
——Fabless代工生產(chǎn)模式的開拓者
——1990年在美國納斯達克上市
——1997年推出ISE設(shè)計套件
——2011年收入24億美元占整個市場份額的近一半
——2012年3月1日,賽靈思公司宣布全球第一片28nm FPGA芯片(7K325T) 成功量產(chǎn)!
——2012年4月25日,賽靈思公司發(fā)布以IP及系統(tǒng)為中心的新一代顛覆性設(shè)計環(huán)境
Vivado設(shè)計套件
2、公司動態(tài)
賽靈思公司在可編程邏輯器件市場中雄踞領(lǐng)先地位,從原來的器件廠商逐漸的向方案商轉(zhuǎn)變,引導和加速客戶的設(shè)計,通過技術(shù)的不斷升級以及有力的市場活動和集中地業(yè)務拓展活動確立了很高的品牌知名度以及行業(yè)領(lǐng)導地位。