本文介紹一種利用CPLD器件實(shí)現(xiàn)的可編程的性能良好的IRIG-B碼源。
針對(duì)一些惡劣的電磁環(huán)境對(duì)隨機(jī)存儲(chǔ)器(RAM)電路誤碼影響的情況,根據(jù)糾錯(cuò)編碼的基本原理,提出簡(jiǎn)單實(shí)用的能檢查兩位錯(cuò)誤并自動(dòng)糾正一位錯(cuò)誤的EDAC算法。
本文介紹的測(cè)頻方法,不僅消除了直接測(cè)頻方法中對(duì)測(cè)量頻率需要采用分段測(cè)試的局際,而且在整個(gè)測(cè)試頻段內(nèi)能夠保持高精度不變。
采用VHDL語(yǔ)言設(shè)計(jì),用CPLD控制模/數(shù)轉(zhuǎn)換電路,完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn),具有容錯(cuò)和自檢能力。
介紹高速圖像采集系統(tǒng)的硬件結(jié)構(gòu)及工作原理,講述FPGA在圖像采集與數(shù)據(jù)存儲(chǔ)部分的VHDL模塊設(shè)計(jì),給出采集同步模塊的VHDL源程序。
根據(jù)單片機(jī)I2C串行擴(kuò)展的特點(diǎn),在EDA軟件MaxplusII的環(huán)境下,利用AHDL語(yǔ)言,建立IP核。
介紹模擬峰值電壓的檢測(cè)方式,敘述基于Verilog-HDL與高速A/D轉(zhuǎn)換器相結(jié)合所實(shí)現(xiàn)的數(shù)字式快速軸承噪聲檢測(cè)方法,給出相關(guān)的Verilog-HDL主模塊部分。
介紹使用現(xiàn)代EDA手段設(shè)計(jì)核物理實(shí)驗(yàn)常用儀器——定標(biāo)器的原理和實(shí)現(xiàn)方法。
可編程外圍器件PSD應(yīng)用于單片機(jī)系統(tǒng)后,簡(jiǎn)化了單片機(jī)外圍電路的設(shè)計(jì),增加了系統(tǒng)的可靠性;利用PSD與單片機(jī)組成的系統(tǒng),通過(guò)計(jì)算機(jī)串口對(duì)FPGA進(jìn)行實(shí)時(shí)在線(xiàn)編程、仿真和配置。
針對(duì)嵌入式系統(tǒng)的精簡(jiǎn)特性,提出一種通過(guò)1個(gè)中斷源高效管理多個(gè)串行口的有效方法。
介紹如何用PowerPC860(MPC860)進(jìn)行FPGA(Xilinx的Virtex-II系列)的配置;給出進(jìn)行FPGA配置所需的詳細(xì)時(shí)序圖和原理圖。
結(jié)合實(shí)際方案對(duì)目前國(guó)內(nèi)研究熱點(diǎn)的SoC設(shè)計(jì)進(jìn)行一些討論,主要對(duì)系統(tǒng)集成、算法與系統(tǒng)芯片結(jié)構(gòu)、可測(cè)試性設(shè)計(jì)等方面進(jìn)行一些相關(guān)探討。
文中介紹了該模塊的原理及功能,給出了其與DSP接口的硬件電路和軟件設(shè)計(jì)方法。
本文介紹了手機(jī)數(shù)碼相機(jī)用低壓閃光燈電路設(shè)計(jì)、主要器件選用要求。
介紹了該模塊的性能特點(diǎn)、引腳功能及用戶(hù)命令,給出了HZ132-64B30的具體應(yīng)用電路和應(yīng)用程序。