金手套 ADC 錦標(biāo)賽——SAR 迎戰(zhàn) 

一邊是當(dāng)前流行的SAR ADC，另一邊是相對(duì)較新的模數(shù)轉(zhuǎn)換技術(shù)∑△ADC，二者比拼的結(jié)果會(huì)是如何呢？

我們要進(jìn)行七輪角逐，在這七輪中將分別就以下分類(lèi)項(xiàng)目打分：

1 轉(zhuǎn)換準(zhǔn)確性

2 轉(zhuǎn)換速度

3 攻擊線性

4 高低壓側(cè)轉(zhuǎn)換準(zhǔn)確性

5 差動(dòng)非線性

6 積分非線性

7 量化誤差

人們已經(jīng)對(duì)兩種技術(shù)的比拼等待了很長(zhǎng)時(shí)間。SAR ADC 和它的新近挑戰(zhàn)技術(shù)終于能夠進(jìn)行一對(duì)一的比拼了。誰(shuí)能最終獲勝呢？SAR ADC 的特點(diǎn)是體形較大（采樣和保持電路），速度較快，決定性較弱；而∑△ADC 則屬于輕量級(jí)選手，其采用了集成電路以及科學(xué)的方法和準(zhǔn)確的思考進(jìn)程。

圖 1：∑△ 和 SAR 拓?fù)?/p>

圖中文字：integrator：積分器
          comparator：比較器
          digital filter：數(shù)字濾波器
          clock：時(shí)鐘

第一輪：轉(zhuǎn)換準(zhǔn)確性

準(zhǔn)確性是由增益誤差和非線性決定的。我們?cè)谶@一輪在討論的是增益誤差，非線性問(wèn)題將在第五輪和第六輪比拼中討論。

增益誤差有兩種?？潭?(scale) 信號(hào)誤差是由參照差異以及輸入和 ADC 之間增益通道的差異造成的，誤差的大小與信號(hào)強(qiáng)弱相關(guān)。偏置誤差是由輸入放大器中的輸入器件以及 ADC 積分電路／比較器中使用的運(yùn)算放大器造成的。

我們?cè)趫D 1 中可看到∑△的調(diào)制器（積分器、比較器和 1 位 DAC）和數(shù)字濾波器。∑△ADC 可在其前端包含可選的增益放大器。改變放大器的增益會(huì)改變輸入采樣電容的大小。由于采樣電容存在差異，因此增益不會(huì)是絕對(duì)精確的，需要 ADC 校準(zhǔn)。為了糾正偏置和增益誤差，我們要根據(jù)零轉(zhuǎn)換、正滿(mǎn)刻度轉(zhuǎn)換和負(fù)滿(mǎn)刻度轉(zhuǎn)換結(jié)果獲得校準(zhǔn)因數(shù)。

另一方面，SAR ADC 的轉(zhuǎn)換準(zhǔn)確性取決于電壓參照、內(nèi)部 DAC 和比較器。ADC 的內(nèi)部 DAC 和比較器的準(zhǔn)確性應(yīng)和整體系統(tǒng)一樣，任何的不準(zhǔn)確都會(huì)導(dǎo)致線性誤差，而這是校準(zhǔn)所不能解決的。

在第一輪中，∑△ADC因其自身的單調(diào)性而勝出。

第二輪：轉(zhuǎn)換速度

∑△轉(zhuǎn)換器需要 2ⁿ 個(gè)采樣來(lái)完成轉(zhuǎn)換，因此轉(zhuǎn)換速度取決于轉(zhuǎn)換器的分辨率。分辨率越高，需要的轉(zhuǎn)換時(shí)間就越長(zhǎng)。數(shù)字音頻設(shè)備通常使用的傳統(tǒng)∑△轉(zhuǎn)換器帶寬約 22kHz。近期，帶寬達(dá) 1MHz ~ 2MHz、分辨率達(dá) 12 ~ 20 位的∑△轉(zhuǎn)換器已經(jīng)上市，這些轉(zhuǎn)換器通常包含四級(jí)（乃至更高）∑△調(diào)制器，而且支持多位反饋 DAC。

在SAR ADC 轉(zhuǎn)換周期開(kāi)始時(shí)，DAC 設(shè)為半刻度，并對(duì)待測(cè)電壓和 DAC 輸出進(jìn)行比較。DAC 在每一步進(jìn)中都進(jìn)行更新，選擇下一位并進(jìn)行比較。我們通過(guò)二進(jìn)制搜索（“逐次逼近”）來(lái)發(fā)現(xiàn)輸入電壓的數(shù)字形式。

SAR ADC在第二輪中因其轉(zhuǎn)換算法實(shí)際速度較高而勝出。

第三輪：攻擊線性

差動(dòng)非線性 (DNL) 和積分非線性 (INL) 這兩種形式的非線性都取決于拓?fù)浜娃D(zhuǎn)換器的構(gòu)造。DNL 和 INL 誤差不能像增益和偏置誤差一樣通過(guò)校準(zhǔn)解決。

∑△ADC 的準(zhǔn)確性取決于積分電路／比較器中運(yùn)算放大器的穩(wěn)定性。如果調(diào)制器切換太快，而運(yùn)算放大器不能保持同步，則會(huì)出現(xiàn)非線性問(wèn)題。

不管分辨率達(dá)到多少位，∑△ADC 本身都是單調(diào)性的。其性能是固定的，并不取決于具體的組件值或組件匹配。

就 SAR ADC 而言，線性誤差是由內(nèi)部 DAC 和比較器的準(zhǔn)確性不高造成的。線性誤差是 SAR 設(shè)計(jì)的副效應(yīng)。

第三輪的勝出者是∑△ADC。

第四輪：高低壓側(cè)的轉(zhuǎn)換準(zhǔn)確性

∑△轉(zhuǎn)換器提高了特定輸出代碼的非線性，這取決于抽取器中所用的 FIR 濾波器。這種非線性主要出現(xiàn)在刻度端點(diǎn)上。端點(diǎn)非線性對(duì)持續(xù)數(shù)據(jù)流（如數(shù)字音頻）不構(gòu)成問(wèn)題，但系統(tǒng)如果需要軌到軌線性檢測(cè)，則不應(yīng)使用 ∑△轉(zhuǎn)換器。

SAR ADC 不會(huì)出現(xiàn)較大的∑△轉(zhuǎn)換器高低壓側(cè)端點(diǎn)不準(zhǔn)確性問(wèn)題。其端點(diǎn)準(zhǔn)確性取決于內(nèi)部 DAC 和比較器的軌到軌跟蹤（電壓合規(guī)）。

SAR ADC在第四輪在因其高低壓側(cè)的準(zhǔn)確度較高而勝出。

第五輪：差動(dòng)非線性

差動(dòng)非線性誤差是指實(shí)際步進(jìn)和 1 LSB 理想值之間的差異。因此，如果步長(zhǎng)或高剛好為 1 LSB，那么差動(dòng)非線性誤差就為零。如果 DNL 超過(guò) 1 LSB，則轉(zhuǎn)換器可能是非單片的，這就意味著輸出強(qiáng)度會(huì)下降，而輸入強(qiáng)度上升。在 ADC 中，也可能出現(xiàn)丟失代碼的問(wèn)題，如一個(gè)或多個(gè) 2n 二進(jìn)制代碼無(wú)法輸出。

不管分辨率達(dá)到多少位，∑△ADC本身都是單調(diào)性的。其性能是固定的，并不取決于具體的組件值或組件匹配。

SAR ADC 本身不是單調(diào)性的，其性能取決于具體的組件值或組件匹配。

第五輪的勝出者是∑△ADC。

第六輪：積分非線性

積分非線性誤差體現(xiàn)為實(shí)際轉(zhuǎn)換函數(shù)與直線之間的偏差。直線可以是可盡可能降低偏差的最佳直線，也可以是增益和偏置誤差取消后在轉(zhuǎn)換函數(shù)端點(diǎn)之間所畫(huà)的直線。對(duì) ADC 而言，偏差是兩個(gè)步進(jìn)之差，積分非線性顧名思義就是指從下至特定步進(jìn)的差動(dòng)非線性之和，其決定著步進(jìn)的積分非線性值。

第六輪的勝出者是∑△ADC。其設(shè)計(jì)并不取決于具體的組件匹配或組件值。SAR ADC則需要高度準(zhǔn)確的DAC和比較器。

第七輪：量化誤差

量化誤差是由 ADC 有限的分辨率造成的，也是各種類(lèi)型 ADC 所無(wú)法避免的缺陷。它是 ADC 模擬輸入電壓和輸出數(shù)字化值之間的化整誤差。噪聲就是非線性的，并從屬于信號(hào)。

∑△轉(zhuǎn)換器不需要抗混濾波器，由于采樣率大大高于有效帶寬，因此模擬輸入處會(huì)出現(xiàn)驟降。過(guò)采樣會(huì)平衡掉模擬輸入處的任何系統(tǒng)噪聲。∑△轉(zhuǎn)換器的速度較慢，但分辨率較高。

SAR ADC的主要優(yōu)勢(shì)在于低功耗、高分辨率和準(zhǔn)確性。在SAR ADC中，提高分辨率會(huì)增加更為準(zhǔn)確的內(nèi)部組件成本。

盡管∑△ADC 在多輪比拼中獲勝，但評(píng)委還是認(rèn)為二者基本打平。兩種轉(zhuǎn)換器在特定應(yīng)用中的表現(xiàn)很好，因此必須根據(jù)量化信號(hào)、轉(zhuǎn)換速度、轉(zhuǎn)換準(zhǔn)確性和價(jià)格來(lái)選擇∑△或SAR ADC。二者都有其用武之地。

讓我們從錦標(biāo)賽的比拼中返回到現(xiàn)實(shí)的模擬領(lǐng)域。顯而易見(jiàn)，在消費(fèi)、汽車(chē)、醫(yī)療、到工業(yè)等各種應(yīng)用中，必須檢測(cè)、放大、調(diào)節(jié)和轉(zhuǎn)換各種感應(yīng)器采集的模擬信號(hào)，從而實(shí)現(xiàn)在數(shù)字領(lǐng)域中對(duì)其加以處理。SAR和DelSig 各有優(yōu)缺點(diǎn)，設(shè)計(jì)人員需根據(jù)不同的具體應(yīng)用要求加以選擇。毫無(wú)疑問(wèn)，這兩種轉(zhuǎn)換器在不同領(lǐng)域都能發(fā)揮出各自的效用，而賽普拉斯半導(dǎo)體公司 PSoC 產(chǎn)品近期提供的可編程模擬系統(tǒng)帶來(lái)了一款靈活的平臺(tái)，設(shè)計(jì)人員可用其來(lái)構(gòu)建多個(gè) SAR、DelSig，甚至同時(shí)構(gòu)建SAR和DelSig。

我們從圖 # 看出，軟件開(kāi)發(fā)工具 PSoC Creator 組件庫(kù)——包括能在獨(dú)特軟硬件協(xié)同設(shè)計(jì)環(huán)境中配置 PSoC 器件的圖形設(shè)計(jì)編輯器在內(nèi)的集成開(kāi)發(fā)環(huán)境 (IDE)——中提供了模擬符號(hào)。模擬可編程系統(tǒng)創(chuàng)建標(biāo)準(zhǔn)和高級(jí)模擬信號(hào)處理塊的專(zhuān)用組合。這些塊彼此互聯(lián)，可提供高度的設(shè)計(jì)靈活性和 IP 安全性。PSoC Creator 軟件程序提供了用戶(hù)友好型界面，可配置 GPIO 和多種模擬資源之間的模擬連接，也能配置模擬資源彼此之間的連接，從而幫助設(shè)計(jì)人員構(gòu)建自己的組件，如一般包括 DAC、比較器和數(shù)字邏輯的 SAR ADC（圖 #）。

可編程模擬不僅能實(shí)現(xiàn)可在最后時(shí)刻進(jìn)行方案調(diào)整的靈活開(kāi)發(fā)，同時(shí)還提供了一個(gè)適當(dāng)?shù)钠脚_(tái)。無(wú)論金手套錦標(biāo)賽中的勝負(fù)如何，設(shè)計(jì)人員均能借助該平臺(tái)進(jìn)行各種嘗試并操控不同領(lǐng)域的各種分離式模擬組件，進(jìn)而構(gòu)建最佳的系統(tǒng)。