小芯片時(shí)代

我們平常生活中的汽車電子、電子商務(wù)、個(gè)人電腦、手機(jī)制造和更新都離不開其內(nèi)部芯片，10nm、7nm、5nm……隨著芯片制程節(jié)點(diǎn)越來(lái)越先進(jìn)，研發(fā)生產(chǎn)成本持續(xù)走高，像搭樂高積木一樣的小芯片(Chiplet)正成為AMD、英特爾、臺(tái)積電、Marvell、Cadence等芯片巨頭為摩爾定律續(xù)命的共同選擇之一。

以前芯片由多個(gè)IP核心集成后統(tǒng)一封裝成單片芯片，而小芯片方法可將來(lái)自不同公司設(shè)計(jì)和封裝的小芯片組合在一起，從而構(gòu)建更為高效和經(jīng)濟(jì)的芯片系統(tǒng)。

這種新型設(shè)計(jì)方法不僅能大大簡(jiǎn)化芯片設(shè)計(jì)復(fù)雜度，還能有效降低設(shè)計(jì)和生產(chǎn)成本。

知名市場(chǎng)研究機(jī)構(gòu)Omdia預(yù)測(cè)，小芯片將在2024年全球市場(chǎng)規(guī)模擴(kuò)大到58億美元，較2018年的6.45億美元增長(zhǎng)9倍。而長(zhǎng)遠(yuǎn)來(lái)看，2035年小芯片市場(chǎng)規(guī)模有望增至570億美元。

一、續(xù)命摩爾定律!小芯片時(shí)代來(lái)了

55年前，被推崇為芯片界“圣經(jīng)”的摩爾定律預(yù)言：當(dāng)價(jià)格不變時(shí)，集成電路上可容納的晶體管數(shù)量每隔18-24個(gè)月會(huì)增加一倍，性能也隨之提升一倍。

當(dāng)年摩爾定律的出現(xiàn)設(shè)定了極為關(guān)鍵的技術(shù)發(fā)展節(jié)奏基準(zhǔn)，催化了科技市場(chǎng)欣欣向榮，為整個(gè)IT行業(yè)帶來(lái)了難以估量的經(jīng)濟(jì)價(jià)值。

使用先進(jìn)節(jié)點(diǎn)的好處很多，晶體管密度更大、占用空間更少、性能更高、功率更低，但挑戰(zhàn)也越來(lái)越難以克服。

極小尺寸下，芯片物理瓶頸越來(lái)越難以克服。尤其在近幾年，先進(jìn)節(jié)點(diǎn)走向10nm、7nm、5nm，問題就不再只是物理障礙了，節(jié)點(diǎn)越進(jìn)化，微縮成本越高，能扛住經(jīng)濟(jì)負(fù)擔(dān)的設(shè)計(jì)公司越來(lái)越少。

根據(jù)公開報(bào)道，28nm節(jié)點(diǎn)設(shè)計(jì)成本約為5000萬(wàn)美元，而到5nm節(jié)點(diǎn)，設(shè)計(jì)總成本已經(jīng)飆高到逾5億美元，相當(dāng)于逾35億人民幣。

而守住摩爾定律，關(guān)乎利潤(rùn)最大化，如果研發(fā)和生產(chǎn)成本降不下來(lái)，那么對(duì)于芯片巨頭和初創(chuàng)公司來(lái)說(shuō)都將是糟糕的經(jīng)濟(jì)負(fù)擔(dān)。

幸運(yùn)的是，每當(dāng)摩爾定律被唱衰將走到盡頭，總會(huì)激發(fā)出科學(xué)家和工程師們創(chuàng)新構(gòu)想，提出力挽狂瀾的突破性技術(shù)，將看似走向終結(jié)的摩爾定律一再推向遠(yuǎn)方。

基于小芯片的模塊化設(shè)計(jì)，正是其中解決成本問題的一個(gè)極為關(guān)鍵的構(gòu)想。

二、小芯片的三大價(jià)值：開發(fā)快、成本低、功能多

當(dāng)前芯片設(shè)計(jì)模式常從不同IP供應(yīng)商購(gòu)買軟核IP或硬核IP，再結(jié)合自研模塊集合成一個(gè)片上系統(tǒng)(SoC)，然后以某個(gè)制造工藝節(jié)點(diǎn)生產(chǎn)出芯片。

而小芯片通過(guò)先進(jìn)封裝技術(shù)，能將多種不同架構(gòu)、不同工藝節(jié)點(diǎn)、甚至來(lái)自不同代工廠的專用硅塊或IP塊集成在一起，可以跳過(guò)流片，快速定制出一個(gè)能滿足多種功能需求的超級(jí)芯片產(chǎn)品。

相比單片芯片，小芯片帶來(lái)的好處是多重的。

首先，小芯片開發(fā)速度更快。

在服務(wù)器等計(jì)算系統(tǒng)中，電源和性能由CPU核心和緩存支配。通過(guò)將內(nèi)存與I/O接口組合到一個(gè)單片I/O芯片上，可減少內(nèi)存與I/O間的瓶頸延遲，進(jìn)而幫助提高性能。

其次，小芯片的研發(fā)成本更低。

因?yàn)樾⌒酒怯刹煌男酒K組合而成，設(shè)計(jì)者可在特定設(shè)計(jì)部分選用最先進(jìn)的技術(shù)，在其他部分選用更成熟、廉價(jià)的技術(shù)，從而節(jié)省整體成本。

例如，AMD第二代EPYC服務(wù)器處理器Ryzen采用小芯片設(shè)計(jì)，將更先進(jìn)的臺(tái)積電7nm工藝制造的CPU模塊與更成熟的格羅方德12/14nm工藝制造的I/O模塊組合，7nm可滿足高算力的需求，12/14nm則降低了制造成本。

這帶來(lái)的好處是，7nm制程部分的芯片面積大幅縮減，而采用更成熟制程的I/O模塊有助于整體良率的提升，進(jìn)一步降低晶圓代工成本。綜合來(lái)看，CPU核心越多，小芯片組合的成本優(yōu)勢(shì)越明顯。

最后，小芯片能靈活滿足不同功能需求。

一方面，小芯片方案具備良好的可擴(kuò)展性。例如構(gòu)建了一個(gè)基本die后，可能只用一個(gè)die可應(yīng)用于筆記本電腦，兩個(gè)可應(yīng)用于臺(tái)式機(jī)，四個(gè)可應(yīng)用于服務(wù)器。

另一方面，小芯片可以充當(dāng)異構(gòu)處理器，將GPU、安全引擎、AI加速器、物聯(lián)網(wǎng)控制器等不同處理元素按任意數(shù)量組合在一起，為各類應(yīng)用需求提供更豐富的加速選擇。

隨著小芯片的優(yōu)勢(shì)逐漸顯露，它正被微處理器、SoC、GPU和可編程邏輯設(shè)備(PLD)等更先進(jìn)和高度集成的半導(dǎo)體設(shè)備采用。

根據(jù)研究機(jī)構(gòu)Omida統(tǒng)計(jì)，微處理器是小芯片最大的細(xì)分市場(chǎng)，支持小芯片的微處理器市場(chǎng)份額預(yù)計(jì)從2018年的4.52億美元增長(zhǎng)到2024年的24億美元。

同時(shí)，計(jì)算領(lǐng)域?qū)⒊蔀樾⌒酒闹饕獞?yīng)用市場(chǎng)，今年有望占據(jù)小芯片總收入的96%。

三、六年跋涉，從各自為營(yíng)到走向標(biāo)準(zhǔn)化

芯片巨頭們對(duì)風(fēng)向的變化尤為警覺，沒有誰(shuí)想從神壇上跌落。在守著最先進(jìn)設(shè)計(jì)和制造技術(shù)的同時(shí)，他們必須為自己提前探好新的可行之徑。

也正因?yàn)槿绱耍⑻貭?、AMD等芯片領(lǐng)軍企業(yè)不僅成為最早的小芯片采用者和倡導(dǎo)者，也是推動(dòng)小芯片標(biāo)準(zhǔn)化工作的核心貢獻(xiàn)者。

早在2014年，華為海思與臺(tái)積電曾合作秀出一款采用臺(tái)積電CoWoS技術(shù)的網(wǎng)絡(luò)芯片，將16nm 32核Arm Cortex-A57與28nm邏輯和I/O芯片組合在一起，在相同功耗下速度較28nm HPM提升40%。

2016年，Marvell和Kandou Bus宣布一項(xiàng)協(xié)議，Marvell采用了Kandou Glasswing IP作為芯片到芯片的接口，將多個(gè)芯片相連接。

美國(guó)國(guó)防部高級(jí)研究計(jì)劃局(DAPRA)則在2017年8月啟動(dòng)“通用異構(gòu)集成及IP復(fù)用策略(CHIPS)”項(xiàng)目，這是DAPRA總投資15億美元的“電子復(fù)興計(jì)劃(ERI)”中的一部分，意在促成一個(gè)兼容、模塊化、可重復(fù)利用的小芯片生態(tài)系統(tǒng)。

這些小芯片能將各種類型的第三方芯片像堆積木一樣快速混搭成一個(gè)系統(tǒng)，實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)、信號(hào)處理、數(shù)據(jù)處理等豐富的功能，還能將電路板整體尺寸縮小到常規(guī)芯片大小，從而提高能效。

理想狀態(tài)下，借助小芯片方法，芯片設(shè)計(jì)公司只需專注于自己擅長(zhǎng)的IP，而不必?fù)?dān)心其余IP，既有助于提升核心創(chuàng)新能力，又經(jīng)由多種IP設(shè)計(jì)分?jǐn)偭搜邪l(fā)成本。

DAPRA向英特爾、美康、Cadence、思諾思科技等芯片企業(yè)以及一些大型軍工企業(yè)、高?？蒲袌F(tuán)隊(duì)伸出橄欖枝，邀請(qǐng)他們作為項(xiàng)目的主承包方。

作為CHIPS項(xiàng)目的核心成員之一，英特爾推出高級(jí)接口總線(AIB)，作為chiplet架構(gòu)的免版稅die-to-die接口標(biāo)準(zhǔn)。

例如，英特爾的Stratix 10、Agilex FPGA均使用相同的AIB接口來(lái)集成多種不同的小芯片。在CHIPS項(xiàng)目的支持下，許多不同企業(yè)及高校正在用AIB打造小芯片系統(tǒng)。

英特爾也是開放計(jì)算項(xiàng)目開放特定域架構(gòu) (OCP ODSA)基金會(huì)的成員，該基金會(huì)正在促進(jìn)標(biāo)準(zhǔn)和技術(shù)的發(fā)展，以幫助實(shí)現(xiàn)高級(jí)封裝策略。

英特爾將其服務(wù)器處理器、FPGA、PC芯片等作為小芯片技術(shù)的商業(yè)試煉場(chǎng)，AMD亦將小芯片用在了服務(wù)器和客戶端CPU中。

2017年，AMD在其Zen 2架構(gòu)中用小芯片來(lái)開發(fā)Epyc服務(wù)器處理器Naples，隨后又在次年推出的企業(yè)級(jí)EPYC處理器Rome中支持8個(gè)小芯片，最多支持64個(gè)核心。

具體打造小芯片系統(tǒng)的過(guò)程，可就不像搭樂高積木那么簡(jiǎn)單了。

如何選擇不同小芯片的設(shè)計(jì)方案、怎樣實(shí)現(xiàn)小芯片間的連接等一系列權(quán)衡均會(huì)影響最終的處理速度、功耗和成本。

其中，為了達(dá)到接近或媲美單片芯片的性能需求，承擔(dān)著“拼接”、“組裝”功能的先進(jìn)封裝和互連技術(shù)尤為重要。

高帶寬互連技術(shù)則在小芯片之間搭建了一條條“高速公路”，而2.5D、3D先進(jìn)封裝技術(shù)能大幅縮減芯片尺寸，提供更優(yōu)化的復(fù)雜芯片集成方案。

這些技術(shù)的持續(xù)演進(jìn)，正為小芯片的興起提供關(guān)鍵的技術(shù)支柱。小芯片并非完美的，如今在小芯片探索的道路上，流量擁堵、散熱、電源管理、測(cè)試等問題均是系統(tǒng)架構(gòu)設(shè)計(jì)仍待克服的主要挑戰(zhàn)。