傳統(tǒng)臨床以外的新環(huán)境引發(fā)EEG和ECG設備的設計挑戰(zhàn)

隨著腦部研究和EEG診斷的持續(xù)突破，人們期望EEG監(jiān)測裝置也能夠在傳統(tǒng)臨床環(huán)境以外的新環(huán)境中運作，而這些新的環(huán)境同時也引發(fā)新的設計挑戰(zhàn)。

在過去20年間，CareFusion Nicolet在EEG診斷系統(tǒng)領域的開發(fā)上一直扮演著先驅(qū)者的角色。通過運用ADI公司廣泛的放大器產(chǎn)品線，CareFusion得以優(yōu)化其模擬前端，應對當今的EEG設計挑戰(zhàn)。

雖然本文只涵蓋了一種EEG應用，但是大部分理論對心電圖(ECG)設計工程師也會有所幫助。如同許多EEG和ECG設備設計者所知，電極中的半電池電位差異可能會引起較大的直流失調(diào)，測量系統(tǒng)必須能夠容忍此失調(diào)。CareFusion的現(xiàn)有系統(tǒng)設計可以處理高達±900mV的失調(diào)。為了應付現(xiàn)場的不同電極類型以及環(huán)境條件，CareFusion希望將容差提高到±1300mV。與此同時，他們正在考慮電池供電設計的可能性，因此需大幅降低功耗，其中也包括儀表放大器。現(xiàn)有的功耗是每通道28mW，設計師希望將其降低到10mW以內(nèi)。對于ECG和EEG前端設計，設計師面臨著噪聲、失調(diào)處理能力與功耗之間的取舍。

大部分儀表放大器具有因減法器級而導致的大量噪聲成分。在高增益應用中，其影響不大，因為此噪聲會在輸出端保持恒定，而與增益無關。然而在EEG和ECG應用中，增益會被來自于電極的較大失調(diào)所限制。因此，如果希望使用大增益以獲得良好噪聲性能，那么失調(diào)要求將迫使設計采用大電源。

這就是CareFusion在采用AD8221儀表放大器的先前設計中采取的措施。AD8221的輸出噪聲為75nV/√Hz，輸入噪聲為8nV/√Hz。為降低大量輸出噪聲在折合到輸入端時所造成的影響，他們將AD8221設定至14.8的增益。該增益也會將共模抑制提高23dB，因為共模增益為1。但是，為了以14.8的增益來處理900mV電極失調(diào)，必須使用115.5V直流電源軌。EEG放大器由64個這種通道組成，對于電池供電應用來說，功耗太大。

針對此應用，真正理想的是具有低輸出噪聲的低功耗儀表放大器，然而這并不容易。儀表放大器的輸出噪聲主要由6個電阻決定(圖1中的R1至R6)，一個可能的解決方案是降低這些電阻的值，但會有幾個缺點：

圖1，標準儀表放大器配置。

1. 內(nèi)部儀表放大器必須驅(qū)動更多電流到這些電阻。為了在這種較高驅(qū)動條件下保持良好的線性度，必須構(gòu)建輸出驅(qū)動能力更強的放大器，這就需要設計功率更高的放大器。而另一方面，將出現(xiàn)更大的電流流經(jīng)小值電阻的局面。

2. Rg增益設置電阻會變得更小，這在噪聲方面是件好事，但在較大差分過壓條件下，還不夠好。它會使放大器輸入端處理高增益配置下的大差分電壓的性能變差。儀表放大器設計師可以通過增加電路來應對，但這種電路會增加輸入噪聲。

3. 隨著EEG設備減法器電路中的電阻變小，儀表放大器的輸入阻抗也會變小。這意味著，如果系統(tǒng)設計師希望用一個緩沖器驅(qū)動此引腳(EEG應用中常見情況)，那么在目標頻率范圍內(nèi)，驅(qū)動放大器必須具有非常低的輸出阻抗。

CareFusion決定用更高的噪聲來換取更低的功耗。于是，他們開始尋找AD8221的替代器件——功耗更低但仍然能滿足其它性能要求。他們考慮的一款儀表放大器是AD8235/36，它的功耗非常低，尺寸很小，但噪聲太高，最大供電軌為5V，無法滿足直流失調(diào)要求。

CareFusion考慮的另一款器件是AD627，它的功耗也非常小，并且支持寬電源軌。相對于功耗而言，它具有良好的性能。然而，它采用的是SOIC封裝，尺寸較大，不利于縮小電路板的尺寸。ADI公司還有許多300μA~500μA電源電流及寬電源范圍的器件，但所有這些器件都具有至少20nA的輸入偏置電流，超過了CareFusion設計的低于5nA的額定要求。發(fā)現(xiàn)ADI公司以及其它廠商沒有任何一款儀表放大器滿足要求之后，CareFusion決定自行構(gòu)建。他們知道為獲得100dB以上的CMRR，減法器級中的電阻必須匹配。他們過去曾經(jīng)試驗過匹配電阻網(wǎng)絡，但這種網(wǎng)絡非常昂貴，而且似乎從來沒有獲得期望的CMRR性能。他們很快發(fā)現(xiàn)差動放大器AD8278具有他們需要的性能和功耗。傳統(tǒng)的四電阻差動放大器比看起來更復雜。對于理想的運算放大器，CMRR受電阻匹配度限制(圖1中的R3-R6)。差動放大器CMRR的近似計算公式如下：

Ad為差動放大器的增益，t為電阻的容差。因此，對于1倍增益和1%電阻，CMRR=50V/V或大約34dB；對于0.1%電阻，CMRR=500V/V或大約54dB。上述公式適用于低頻情況。當頻率較高時，CMRR可能會進一步下降。例如，如果因為PCB布局或內(nèi)部芯片布局的影響，兩個運算放大器的輸入電容差為400fF~500fF，電阻為10kΩ，那么10kHz時的交流CMRR會下降6dB~7dB。如果系統(tǒng)中有一個20kHz(或更高)開關調(diào)節(jié)器，這可能很重要。即使具有理想的電阻和平衡電容，CMRR最終也會受運算放大器的限制。