新型BiCMOS帶隙基準(zhǔn)電路的設(shè)計(jì)

　　在模擬及數(shù)/模混合集成電路設(shè)計(jì)中，電壓基準(zhǔn)是非常重要的電路模塊之一，而通過(guò)巧妙設(shè)計(jì)的帶隙電壓基準(zhǔn)更是以其與電源電壓、工藝、溫度變化幾乎無(wú)關(guān)的特點(diǎn)，廣泛應(yīng)用在LDO及DC-DC集成穩(wěn)壓器、射頻電路、高精度A/D和D/A轉(zhuǎn)換器等多種集成電路中。隨著大規(guī)模集成電路的日益復(fù)雜和精密，亦對(duì)帶隙基準(zhǔn)電壓的溫度穩(wěn)定性提出了更高的要求。傳統(tǒng)的帶系基準(zhǔn)電壓源只能產(chǎn)生固定的近似1.2 V的電壓，不能滿(mǎn)足在低壓場(chǎng)合的應(yīng)用。電流模帶隙電路采用正溫度系數(shù)的電流支路(PTAT)和負(fù)溫度系數(shù)的電流支路(CTAT)并聯(lián)產(chǎn)生與溫度無(wú)關(guān)的基準(zhǔn)電流。然后讓此電流在電阻上產(chǎn)生基準(zhǔn)電壓。電流模帶隙結(jié)構(gòu)可以得到任意大小的基準(zhǔn)電壓。本文提出一種新的電流模帶隙結(jié)構(gòu)并采用一階溫度補(bǔ)償技術(shù)設(shè)計(jì)了一種具有良好的溫度特性和高電源抑制比，并且能快速啟動(dòng)的新型BiCMOS

帶隙基準(zhǔn)電路。該電路結(jié)構(gòu)簡(jiǎn)單且實(shí)現(xiàn)了低輸出電壓的要求。

　　1 帶隙電壓基準(zhǔn)源的設(shè)計(jì)

　　1.1 傳統(tǒng)電流?；鶞?zhǔn)源結(jié)構(gòu)原理

　　傳統(tǒng)的電流模式帶隙基準(zhǔn)電路，在運(yùn)算放大器的2個(gè)輸入端加入阻值相等的2個(gè)分流電阻，輸出基準(zhǔn)由2個(gè)電流的和電流流過(guò)電阻獲得。電路結(jié)構(gòu)如圖1所示。圖1中，Q1發(fā)射區(qū)面積是Q2的N倍。由于放大器處于深度負(fù)反饋，A、B兩點(diǎn)的電壓相等。流過(guò)R1的電流為I1為PTAT電流，流過(guò)R2的電流I2為CTAT電流，則有：欲了解更多信息請(qǐng)登錄電子發(fā)燒友網(wǎng)(http://www.elecfans.com )

　　通過(guò)合理選取R1，R2和N的值，可得具有零溫度系數(shù)的輸出電壓Vref。通過(guò)改變R3可以得到不同的基準(zhǔn)電壓。

　　1.2 新型BiCMOS帶隙基準(zhǔn)電路的設(shè)計(jì)

　　常見(jiàn)的電流模帶隙電路結(jié)構(gòu)在運(yùn)算放大器的輸入兩端加入阻值相等的分流電阻，輸出基準(zhǔn)由2個(gè)電流的和電流通過(guò)電阻獲得可以獲得相對(duì)小的基準(zhǔn)電壓，這種結(jié)構(gòu)的基準(zhǔn)電路存在第三簡(jiǎn)并態(tài)的問(wèn)題。由于第三簡(jiǎn)并態(tài)的存在使電流?；鶞?zhǔn)電路的應(yīng)用受到很大限制。本設(shè)計(jì)采用電流模結(jié)構(gòu)帶隙基準(zhǔn)來(lái)得到任意大小的輸出電壓，并且通過(guò)特殊的結(jié)構(gòu)消除第三簡(jiǎn)并態(tài)的問(wèn)題。通過(guò)增加修調(diào)電路對(duì)輸出電壓進(jìn)行微調(diào)，提高了基準(zhǔn)源的精度。帶隙基準(zhǔn)源核心電路如圖2所示。

　　圖2中各個(gè)MOS管具有相同的長(zhǎng)寬比。晶體管Q1與Q2發(fā)射極面積相同、Q3與Q4發(fā)射極面積相同、Q1與Q3的發(fā)射極面積比為1：n。Rs和Rt為修調(diào)電阻。放大器AMP1和AMP2處于深度負(fù)反饋。AMP1使得a和b兩點(diǎn)的電壓相等，而AMP2使得電壓VR2等于Vbe3。通過(guò)M1、Q1、Q2支路和M2、Q3、Q4支路的電流相等設(shè)為I1。通過(guò)M6、R2支路的電流設(shè)為I2?？傻玫饺缦碌谋磉_(dá)式：

　　式中：I1具有正的溫度系數(shù)，I2具有負(fù)的溫度系數(shù)。I2和I2分別鏡像到M3和M7求和后得到不隨溫度變化的基準(zhǔn)電流。此電流通過(guò)R3，R4以及修調(diào)電阻Rs，Rt產(chǎn)生基準(zhǔn)電壓Vref。由于IC工藝的隨機(jī)性，薄膜電阻會(huì)有(10%的變化，所以本設(shè)計(jì)用外部修調(diào)電路對(duì)輸出基準(zhǔn)電壓進(jìn)行精確控制，通過(guò)激光修調(diào)或數(shù)字電路控制修調(diào)電阻的個(gè)數(shù)可以對(duì)輸出電壓進(jìn)行微調(diào)。作為一般結(jié)論考慮串聯(lián)電阻Rs個(gè)數(shù)為x，并聯(lián)電阻Rt的個(gè)數(shù)為y，得到：

　　通過(guò)式(6)可知，調(diào)節(jié)R2/R1的值，使Vref的溫度系數(shù)近似為零。通過(guò)增大串聯(lián)電阻Rs個(gè)數(shù)x來(lái)增大Vref，而增加并聯(lián)電阻Rt的個(gè)數(shù)y達(dá)到減小Vref的目的。

　　AMP1的反向輸入端串聯(lián)2個(gè)(而不是一個(gè))正向二極管接地起到了減少噪聲的作用，亦可以抑制放大器的失調(diào)電壓對(duì)Vref的影響。為了進(jìn)一步減小運(yùn)放失調(diào)對(duì)參考電壓的影響，可以考慮較大的Q1、Q3發(fā)射結(jié)面積比值。此外，由于引入了修調(diào)電路，輸出電壓Vref可以穩(wěn)定在0.5 V。

　　1.3 次級(jí)電壓的生成

　　為了改善電源抑制比，不直接用主電源來(lái)供電，而是使用主電源電壓Vcc來(lái)產(chǎn)生一個(gè)次電壓Vcc1來(lái)供電(如圖2所示)，以提高這種新型帶隙基準(zhǔn)電路的電源抑制比。其電路如圖3所示。

　　該電路中，AMP3處于深度負(fù)反饋狀態(tài)，根據(jù)運(yùn)放虛短原理可知

電容C的作用是去除電源電壓交流成分的影響。 [!--empirenews.page--]

　　1.4 電路啟動(dòng)及簡(jiǎn)并點(diǎn)分析

　　因?yàn)槌Ｒ?guī)電流模帶隙結(jié)構(gòu)引入了新的電流通道，使每支路都有2個(gè)電流通道，因此存在著第三種可能的簡(jiǎn)并態(tài)。文獻(xiàn)給出了解決第三簡(jiǎn)并態(tài)的解決辦法，但是其啟動(dòng)電路復(fù)雜。本設(shè)計(jì)實(shí)現(xiàn)電流模結(jié)構(gòu)的同時(shí)沒(méi)有引入額外的電流通路，故只存在2個(gè)簡(jiǎn)并態(tài)：零點(diǎn)態(tài)和工作態(tài)。所以，所需啟動(dòng)電路簡(jiǎn)單，其結(jié)構(gòu)如圖4所示。

　　圖4中M點(diǎn)與核心電路中AMP1輸出端的M點(diǎn)相連，當(dāng)AMP1輸出高電平時(shí)，核心電路中各PMOS不能導(dǎo)通。這時(shí)啟動(dòng)電路通過(guò)反相器的作用使M10導(dǎo)通，M10的漏端接核心電路中的a點(diǎn)，從而M10開(kāi)始對(duì)a點(diǎn)充電，使電路脫離零電流狀態(tài)。電路導(dǎo)通以后，M點(diǎn)輸出低電平使M10關(guān)斷，啟動(dòng)電路從主電路脫離。

　　1.5 電路中運(yùn)算放大器的設(shè)計(jì)

　　本設(shè)計(jì)中考慮放大器的重要性能指標(biāo)是開(kāi)環(huán)直流增益大、電源抑制比高。運(yùn)放結(jié)構(gòu)如圖5所示，采用兩級(jí)放大結(jié)構(gòu)：第一級(jí)是雙端輸入單端輸出的以共源共柵PMOS為負(fù)載的折疊共源共柵結(jié)構(gòu);第二級(jí)為共源放大(兩級(jí)中間用電容做補(bǔ)償)。這樣的結(jié)構(gòu)提供足夠高的直流增益，同時(shí)共源共柵負(fù)載的應(yīng)用，不僅提高了開(kāi)環(huán)直流增益而且增大了電源抑制比。

　　2 帶隙基準(zhǔn)電路仿真結(jié)果

　　電路采用Xfab O.35μm BiCMOS的工藝模型庫(kù)，用Cadence Specte仿真器對(duì)電路進(jìn)行仿真模擬。當(dāng)電源電壓為3.3 V時(shí)，圖6和圖7分別是溫度相關(guān)性和電源抑制比(PSRR)的曲線圖。結(jié)果顯示，本帶隙基準(zhǔn)輸出O.5 V穩(wěn)定電壓，在-40～+125℃的溫度范圍內(nèi)，溫漂為15 ppm，電路表現(xiàn)出良好的溫度特性。同時(shí)，低頻時(shí)基準(zhǔn)電壓源的電源抑制比可達(dá)-103 dB，在40 kHz以前電源抑制比小于-100 dB。圖8是本電路在不同工作電壓下的輸出電壓，可見(jiàn)電路正常啟動(dòng)電壓為2 V，電路啟動(dòng)后基準(zhǔn)電壓的變化小于O.06 mV。

　　3 結(jié)語(yǔ)

　　帶隙基準(zhǔn)電壓電路作為模擬電路中的重要模塊對(duì)A/D采集精度、電源管理芯片的性能都有重要影響。本文設(shè)計(jì)了一種高精度、高電源抑制比、低電壓的帶隙基準(zhǔn)電路，并且實(shí)現(xiàn)了對(duì)基準(zhǔn)電壓的外部修調(diào)。結(jié)果表明：電路在3.3 V電源電壓，-40～+125℃下能提供穩(wěn)定的0.5 V基準(zhǔn)電壓輸出，溫漂15 ppm，低頻時(shí)電源抑制比-103 dB，達(dá)到了設(shè)計(jì)要求。