如何利用開(kāi)關(guān)穩(wěn)壓器為GSPS ADC 供電

簡(jiǎn)介

模數(shù)轉(zhuǎn)換器 (ADC) 在任何依賴外部(模擬)世界收集信息進(jìn)行 (數(shù)字)處理的系統(tǒng)中都是不可或缺的組成部分。從通信接收機(jī)到數(shù)字測(cè)試和測(cè)量再到軍事和航空航天—此處僅舉數(shù)例—這些 系統(tǒng)在不同的應(yīng)用中各有不同。硅片處理技術(shù)的發(fā)展(比如65 nm CMOS 和28 nm CMOS)使高速ADC 得以跨越GSPS(每秒千兆) 門(mén)檻。對(duì)于系統(tǒng)設(shè)計(jì)人員來(lái)說(shuō)，這意味著能用于數(shù)字處理的采樣 帶寬越來(lái)越寬。出于環(huán)境和成本方面的考慮，系統(tǒng)設(shè)計(jì)人員不斷 嘗試降低總功耗。一般而言，ADC 制造商建議采用低噪聲LDO (低壓差)穩(wěn)壓器為GSPS(或RF 采樣)ADC 供電，以便達(dá)到最 高性能。然而，這種方式的輸電網(wǎng)絡(luò) (PDN) 效率不高。設(shè)計(jì)人員 對(duì)于使用開(kāi)關(guān)穩(wěn)壓器直接為GSPS ADC 供電且不會(huì)大幅降低 ADC 性能的方法呼聲漸高。

解決方案是謹(jǐn)慎地進(jìn)行PDN 部署和布局布線，確保ADC 性能不受影響。本文討論了線性和開(kāi)關(guān)電源的不同之處，并表明GSPS ADC 與DC-DC 轉(zhuǎn)換器搭配使用可大幅改善系統(tǒng)能效，且不會(huì)影響ADC 性能。本文通過(guò)輸電網(wǎng)絡(luò)組合探討GSPS ADC 性能，并對(duì)成本和性能進(jìn)行了對(duì)比分析。

通常建議GSPS ADC 使用的PDN

高帶寬、高采樣速率ADC(或GSPS ADC)可以具有多個(gè)電源 域(比如AVDD 或DVDD)。隨著尺寸的縮小，不僅電源域的 數(shù)量增加，為ADC 供電所需的不同電壓數(shù)量也有所增加。例如，AD9250是一款14 位、170 MSPS/250 MSPS、JESD204B 雙通道 模數(shù)轉(zhuǎn)換器，采用180 nm CMOS 工藝制造，具有3 個(gè)域：AVDD、 DVDD 和DRVDD。然而，所有3 個(gè)域都具有相同的電壓：1.8 V。

現(xiàn)在，來(lái)看一下AD9680：一款14 位、1.25 GSPS/1 GSPS/820 MSPS/500 MSPS JESD204B 雙通道模數(shù)轉(zhuǎn)換器，采用65 nm CMOS 工藝制造。這款GSPS ADC 具有7 個(gè)不同的域(AVDD1、 AVDD1_SR、AVDD2、AVDD3、DVDD、DRVDD 和SPIVDD)， 以及3 個(gè)不同的電壓：1.25 V、2.5 V 和3.3 V。

ADP2384和ADP2164 DC-DC 轉(zhuǎn)換器用于使電壓下降到可控水 平，以便LDO 能夠在不進(jìn)入熱關(guān)斷的情況下進(jìn)行穩(wěn)壓操作。這 些電源域和各種電壓的日益普及是在這些采樣速率下工作所必 需的。它們可以確保各種電路域(比如采樣、時(shí)鐘、數(shù)字和串行 器)之間具有正確的隔離，同時(shí)使性能最優(yōu)。正是因?yàn)檫@個(gè)原因， ADC 制造商才設(shè)計(jì)了評(píng)估板，并推薦詳細(xì)的電源設(shè)計(jì)方案，確保 最大程度降低風(fēng)險(xiǎn)，使性能最大化。例如，圖1 顯示了AD9680 評(píng)估板使用的默認(rèn) PDN 的功能框圖。根據(jù) Vita57.1 規(guī)格，電源輸 入來(lái)自 FMC(FPGA 夾層卡)連接器供應(yīng)的12 V/1 A 和3.3 V/3 A 電源。

圖1. 用于AD9680 評(píng)估板的默認(rèn)PDN。

顯而易見(jiàn)，這是一種昂貴的解決方案，有7 個(gè)LDO 穩(wěn)壓器，每 個(gè)域一個(gè)。這款PDN 也許是性能最優(yōu)的，但肯定不是最具性價(jià) 比或運(yùn)行成本效率最高的。系統(tǒng)設(shè)計(jì)人員認(rèn)為部署含有多個(gè) ADC 的系統(tǒng)非常有難度。例如，相控陣?yán)走_(dá)方案包含成百個(gè) AD9680，全都以同步方式工作。要求系統(tǒng)設(shè)計(jì)人員為上百個(gè)ADC 的每一個(gè)電壓域都分配一個(gè)LDO 穩(wěn)壓器是不合理的。

用于GSPS ADC 的更簡(jiǎn)單的PDN

一種更具性價(jià)比的PDN 設(shè)計(jì)方案是將具有同樣電壓值(比如所 有的1.25 V 模擬域)的域組合起來(lái)，然后用同一個(gè)LDO 來(lái)驅(qū) 動(dòng)。這樣可以減少元件數(shù)(以及物料清單—BOM—成本)，這 可能適合某些設(shè)計(jì)。其簡(jiǎn)化PDN 如圖2 所示;該圖為AD9680 評(píng)估板的部署。在該部署中，整個(gè)AD9680 都可以使用3.3 V 輸入供電。

圖2. AD9680評(píng)估板的簡(jiǎn)化PDN。

驅(qū)動(dòng)AD9680 的DC-DC 轉(zhuǎn)換器

通過(guò)移除為1.25 V 域供電的單個(gè)LDO，還可進(jìn)一步簡(jiǎn)化PDN。 這是最高效、最具性價(jià)比的解決方案。這種方案的困難之處在于 確保DC-DC 轉(zhuǎn)換器的操作穩(wěn)定性，從而不影響ADC 性能。 ADP2164 驅(qū)動(dòng)AD9680 所有1.25 V 域(AVDD1、AVDD1_SR、 DVDD 和DRVDD)的PDN 如圖3 所示。

圖3. 使用DC-DC轉(zhuǎn)換器為AD9680 供電。

比較不同的PDN

對(duì)上文討論的3 個(gè)PDN 以及第4 個(gè)網(wǎng)絡(luò)進(jìn)行測(cè)試;第4 個(gè)網(wǎng)絡(luò) 采用基準(zhǔn)電源為AD9680 評(píng)估板供電。表1 列出了AD9680 評(píng)估 板上部署的各種輸電網(wǎng)絡(luò)。

表1. 輸電網(wǎng)絡(luò)列表

由于SPIVDD 可以支持1.8 V 至3.3 V 且被認(rèn)為屬于非關(guān)鍵節(jié)點(diǎn)， 因此它采用1.8 V LDO 輸出供電。在一般系統(tǒng)部署中，SPIVDD 可連接2.5 V 或3.3 V 域。也就是說(shuō)，在那些SPI 總線由很多ADC 與DAC 共享的系統(tǒng)中，仍舊應(yīng)當(dāng)監(jiān)控SPIVDD 連接。如有這種 情況，那么必須非常仔細(xì)，確保正常的SPI 操作不會(huì)導(dǎo)致SPIVDD 域產(chǎn)生電源瞬變。如果SPIVDD 變得低于閾值電平，那么這些電 源瞬變可能會(huì)觸發(fā)上電復(fù)位 (POR) 的情況。

表2. SNR 性能對(duì)比 (dBFS)

表3. SFDR 性能對(duì)比 (dBFS)

表2 和表3 分別顯示了AD9680 使用各種PDN 的SNR 和SFDR 性能。根據(jù)AD9680 數(shù)據(jù)手冊(cè)提供各種奈奎斯特區(qū)的前端網(wǎng)絡(luò)和 寄存器建議設(shè)置。

僅使用DC-DC 轉(zhuǎn)換器為AD9680 的1.25 V 域供電的PDN (PDN #3) 在各種輸入頻率下顯示出了良好的性能。這證明了可以組合 域，并在不損失大量ADC 性能的情況下以高效率、高性價(jià)比的 方式為它們供電。采用基準(zhǔn)源的PDN 具有最佳的噪聲性能，因 為它是噪聲最低的電源。然而，值得注意的是PDN #3 始終比默 認(rèn)網(wǎng)絡(luò) (PDN #1) 具有更好的SNR 性能。這可能是由于LDO 具 有良好的低頻清除特性，但對(duì)于電路中存在高于幾百kHz 的情況 卻無(wú)能為力。這可以解釋PDN #3 的0.2 dB 優(yōu)勢(shì)。

快速傅立葉變換圖

圖4 和圖5 分別顯示了170 MHz 和785 MHz 輸入時(shí)的單音FFT。 FFT 未顯示出頻譜性能的下降，因?yàn)?.25 V 域由單個(gè)DC-DC 轉(zhuǎn) 換器供電。

圖4. 170 MHz輸入時(shí)的單音FFT，使用PDN #3。

圖5. 785 MHz輸入時(shí)的單音FFT，使用PDN #3。

開(kāi)關(guān)雜散

除了噪聲性能，由于采用了開(kāi)關(guān)元件和磁性元件，因此還應(yīng)當(dāng)檢查DC-DC 轉(zhuǎn)換器部署的雜散成分。此時(shí)，采用謹(jǐn)慎仔細(xì)的布局技術(shù)以降低接地環(huán)路和接地反彈將會(huì)是有好處的。有很多資源可以協(xié)助測(cè)量開(kāi)關(guān)電源噪聲5,6。邊帶雜散出現(xiàn)在開(kāi)關(guān)頻率失調(diào)的兩側(cè)(本例中為1.2 MHz)。必須說(shuō)明的是，圖2 或圖3 中的輸出濾波器級(jí)是一個(gè)兩級(jí)濾波器。這個(gè)兩級(jí)濾波器是降低開(kāi)關(guān)噪聲 (紋波)的主要貢獻(xiàn)因素，有助于改善ADC 噪聲 (SNR) 性能。同 樣的道理，這個(gè)兩級(jí)濾波器還可協(xié)助降低開(kāi)關(guān)雜散，并在輸出 FFT 中體現(xiàn)出來(lái)。在圖6 和圖7 中，它們分別表現(xiàn)為170 MHz 和785 MHz。

圖6. 170 MHz輸入時(shí)的1.2 MHz 邊帶開(kāi)關(guān)雜散。雜散水平 = -105 dBFS。

圖7. 785 MHz輸入時(shí)的1.2 MHz 邊帶開(kāi)關(guān)雜散。雜散水平 = -94 dBFS。

通過(guò)了解PSRR(電源抑制比)或ADC 的電源域，可估算邊帶雜散水平。

DC-DC 轉(zhuǎn)換器開(kāi)關(guān)電路仿真

使用諸如ADIsimPE 等工具，可以仿真DC-DC 轉(zhuǎn)換器輸出端的 兩級(jí)濾波器。圖8 顯示了ADIsimPE 原理圖，用來(lái)仿真PDN 的 輸出噪聲和穩(wěn)定性特征。ADIsimPE 是一款使用方便、功能強(qiáng)大 的工具，可幫助系統(tǒng)工程師設(shè)計(jì)、優(yōu)化和分析電源網(wǎng)絡(luò)。

圖8. ADP2164 驅(qū)動(dòng)1.25 V 域的ADIsimPE原理圖。

圖9 顯示了第一級(jí)輸出端的輸出紋波以及電路第二級(jí)之后的濾 波輸出，采用ADIsimPE 仿真。此處顯示的紋波約為3 mV p-p。

圖9. ADIsimPE仿真的一級(jí)和二級(jí)輸出。

物料清單

表4 顯示了AD9680 評(píng)估板使用的簡(jiǎn)化PDN(如圖2 所示)物料 清單。通過(guò)使用圖3 中的網(wǎng)絡(luò)，系統(tǒng)設(shè)計(jì)人員可節(jié)省高達(dá)40%到 45%的BOM成本。BOM成本是在一個(gè)使用廣泛的電子元件供應(yīng) 商網(wǎng)站上通過(guò)計(jì)算千片訂量?jī)r(jià)格估算的。

表4. 圖2 中的PDN 物料清單

元件選型和布局

采用各種PDN 供電時(shí)的ADC 性能不僅取決于精心設(shè)計(jì)，還取決于元件選型以及它們?cè)赑CB 上的布局。在開(kāi)關(guān)電源內(nèi)產(chǎn)生的大電流跳變通常會(huì)導(dǎo)致強(qiáng)磁場(chǎng)，它可以耦合到板上其它電磁元件上，包括匹配網(wǎng)絡(luò)中發(fā)現(xiàn)的電感以及用于耦合模擬和時(shí)鐘信號(hào)的 變壓器等。必須采用精心規(guī)劃的電路板布局手段來(lái)防止這些磁場(chǎng)耦合到關(guān)鍵信號(hào)上。

電感選擇

由于組成輸出濾波器級(jí)的電感和電容輸電量較大，因此需仔細(xì)進(jìn)行選型。本例中，混合使用了屏蔽和非屏蔽電感。第一個(gè)濾波器級(jí)使用了一個(gè)屏蔽電感。本例中，第二級(jí)可以使用非屏蔽電感。 然而，建議兩級(jí)均使用屏蔽電感，最大程度降低EMI 輻射。電 感同樣選用具有充足飽和電流 (ISAT) 和直流電阻 (DCR) 裕量的 器件，確保它們不會(huì)飽和，或本身產(chǎn)生過(guò)多壓降。

電容選擇

建議使用X5R 或X7R 電容作為輸出濾波器電容。電容還必須具有低ESR(等效串聯(lián)電阻)。低ESR 有助于降低輸出端的開(kāi)關(guān)紋波。最大程度降低總ESR 和ESI(等效串聯(lián)電感)的另一個(gè)訣竅是將電容并聯(lián)連接。如圖3 和表4 所示，第一個(gè)濾波器級(jí)使用 2 個(gè)22 μF 電容，而第二個(gè)濾波器級(jí)使用4 個(gè)22 μF 電容。電容 的電壓額定值同樣也是器件選型的重要依據(jù)。這是因?yàn)樘沾呻娙?的電介質(zhì)隨直流偏置的增加而下降。這意味著額定值為6.3 V 的 22 μF 電容在4 V 直流偏置下最多可能下降50%。本例中，額定值為6.3 V 的電容用于1.25 V 電源。在輸出端加入更多電容確實(shí)會(huì)略為增加BOM成本和電路板占位面積，但這樣做可以保證 抑制可能會(huì)影響ADC 性能的開(kāi)關(guān)噪聲和紋波。

鐵氧體磁珠選型

如圖3 所示，鐵氧體磁珠用于隔離各種域。鐵氧體磁珠的選擇同 樣非常重要，因?yàn)槿绻F氧體磁珠的DCR(直流電阻)高于所 需水平，則會(huì)導(dǎo)致域的電壓無(wú)法達(dá)到最優(yōu)。這種低電壓會(huì)致使 ADC 性能(SNR 和SFDR)達(dá)不到最優(yōu)。對(duì)于阻抗特性、最大直流搭載能力以及鐵氧體磁珠的DCR 應(yīng)高度重視。

PCB 布局考慮

為了最大程度減少開(kāi)關(guān)穩(wěn)壓器和ADC 之間的干擾，DC-DC 轉(zhuǎn)換 器及其開(kāi)關(guān)元件應(yīng)放置在遠(yuǎn)離任何磁性元件對(duì)ADC 造成干擾的 地方(比如前段匹配網(wǎng)絡(luò)或時(shí)鐘網(wǎng)絡(luò))。進(jìn)行DC-DC 轉(zhuǎn)換器布 局設(shè)計(jì)時(shí)，兩級(jí)濾波器應(yīng)當(dāng)盡量靠近DC-DC 轉(zhuǎn)換器，以便最大 程度降低環(huán)路電流。