全定制數(shù)字ASIC的前景開始出現(xiàn)陰影?，F(xiàn)場可編程門陣列(FPGA)正在接管許多一度被認為是全定制芯片專屬領(lǐng)域的應(yīng)用。自從FPGA在約二十年前出現(xiàn)以來，它已經(jīng)通過將門數(shù)提高了三個數(shù)量級而侵占了ASIC的主導(dǎo)地位。此外，F(xiàn)PGA還已經(jīng)增加了高速I/O、嵌入式內(nèi)存、專用鎖相環(huán)(PLL)、以及嵌入式處理器(在一些型號上)。利用FPGA進行設(shè)計的一個重要原因是市場上存在著大量以IP(知識產(chǎn)權(quán))形式呈現(xiàn)的預(yù)設(shè)計好電路模塊，設(shè)計工程師可以取得使用許可證并將其集成到他們自己的系統(tǒng)中。
到目前為止，F(xiàn)PGA還沒有打入要求模擬功能的系統(tǒng)?；旌闲盘朅SIC繼續(xù)統(tǒng)治著這一領(lǐng)域，盡管隨著Actel的Fusion系列混合信號FPGA的出現(xiàn)，這種狀況可能很快就會發(fā)生改變。這些基于閃存的可編程系統(tǒng)芯片(PSC)除了提供可編程邏輯交換結(jié)構(gòu)和非易失性閃存之外，還提供了模擬到數(shù)字轉(zhuǎn)換器(ADC)、模擬輸入、MOSFET驅(qū)動器、電壓參考和其他模擬功能。
其他公司則采用將可編程模擬功能與少量可編程邏輯組合在一起的方案。例如，Cypress Microsystems公司提供了PSoC可編程系統(tǒng)級芯片(SoC)系列，其后Lattice半導(dǎo)體公司又推出了ispPAC Power Manager II系列。
Actel Fusion PSC的門數(shù)從最小器件的9萬門到最大器件的1500萬門。除了基于閃存的交換結(jié)構(gòu)配置內(nèi)存之外，這些芯片還集成了從256 kB到1 MB的用戶可編程閃存。此外，為確保數(shù)據(jù)的完整性，閃存包含了單比特糾錯和雙比特錯誤檢測功能。
在一些型號的FPGA中還增加了高速I/O、嵌入式內(nèi)存、專用鎖相環(huán)(PLL)以及嵌入式處理器。
集成的ADC可以被配置成8位、10位或12位，其內(nèi)部參考電壓則可提供穩(wěn)定的2.56 V輸出。它還提供高達30個可擴展模擬輸入通道，用作溫度、電壓或電流傳感的輸入。多虧了閃存所需的高壓工藝，設(shè)計工程師可利用這一技術(shù)來支持預(yù)擴展的模擬輸入通道，使之可處理高達±12 V的高電壓直接連接。
Fusion PSC借助其轉(zhuǎn)換器和模擬輸入引腳、以及10個獨立的MOSFET門驅(qū)動器輸出，可以執(zhí)行許多電源管理和系統(tǒng)管理任務(wù)(例如風(fēng)扇控制)，否則這些任務(wù)需要采用多個外部模擬或混合信號電路。支持高達每秒60萬次采樣的ADC具有小于1 LSB的差分非線性。
為了控制轉(zhuǎn)換器和其他系統(tǒng)功能，如8051或ARM的軟CPU可以在邏輯交換結(jié)構(gòu)中進行配置。對于功率敏感的應(yīng)用，PSC提供了超低功耗休眠和待機模式。
數(shù)字技術(shù)引領(lǐng)FPGA發(fā)展
當(dāng)今的數(shù)字FPGA主要向兩個方向發(fā)展以更好地滿足系統(tǒng)要求：高密度/高性能應(yīng)用和中等密度/成本敏感型應(yīng)用。在要求最高性能的高端領(lǐng)域，基于SRAM的FPGA采用90nm設(shè)計工藝以提供可與許多ASIC相媲美的性能。
現(xiàn)在Altera Stratix II 系列和Xilinx Virtex II Pro以及Virtex 4系列中最大的器件集成了近500萬門和高達9 Mbits的SRAM。許多這些芯片也集成了I/O緩沖器、支持每秒幾千兆比特數(shù)據(jù)傳輸速率的串行器/解串器端口、專用乘加器(MAC)模塊、以及用于時鐘分配的多個PLL。
而它不會止步于此。FPGA供應(yīng)商已經(jīng)在著手開發(fā)用下一代65nm工藝實現(xiàn)的結(jié)構(gòu)。這樣的設(shè)計很可能將現(xiàn)有的門數(shù)再提高一倍，集成更多的嵌入式內(nèi)存和專用DSP、甚至更高速的I/O緩沖器。
為了加快DSP算法和其他乘法密集型應(yīng)用的計算速度，現(xiàn)在許多FPGA嵌入了專用MAC模塊。這些MAC模塊集中起來能夠提供每秒數(shù)百的GMAC計算能力。
最大的Stratix II芯片含有384個雙9×9位乘法器，每一個乘法器都能在高達450 MHz的頻率下工作(768個9位乘法器可以在高達450 MHz的工作頻率下提供346 GMAC處理能力)。這些乘法器也可以被配置為18×18位乘法器，共可提供173 GMAC的處理能力。
Xilinx Virtex 4 SX55 FPGA集成了512個專用18位乘法器，當(dāng)時鐘頻率為500 MHz時，可提供總共256 GMAC的處理能力。當(dāng)其下一代65nm產(chǎn)品推出時，其性能很可能將繼續(xù)得到提高。
在FPGA上提供的高速I/O緩沖器可以處理3.125 Gbps數(shù)據(jù)速率，以實現(xiàn)目前的XAUI、 SPI-4.2和Fibre Channel接口。它甚至可實現(xiàn)Altera的Stratix IIGX系列產(chǎn)品所帶的更高速的I/O緩沖器，它可提供高達6 Gbps的數(shù)據(jù)傳輸速率。此外，Xilinx Virtex 4系列中的幾款產(chǎn)品集成了幾個基于Xilin的Rocket I/O技術(shù)的10 Gbps端口。
當(dāng)然，如此高的性能也使得它們的售價不菲。每家公司產(chǎn)品系列中的最大門數(shù)器件在中等訂購量時通常售價達數(shù)千美元。這樣的價格通常使這些高容量/高性能芯片僅用于建立系統(tǒng)原型、可配置計算加速器和ASIC仿真系統(tǒng)。
如果配置模式能夠被固定下來，那么將FPGA轉(zhuǎn)換為ASIC或結(jié)構(gòu)化ASIC也許是一種經(jīng)濟可行的替代方案。Altera 提供了 Hard-Copy結(jié)構(gòu)化ASIC選擇方案。幾家ASIC供應(yīng)商也提供了對Altera和Xilinx FPGA引腳兼容的替代品。
Xilinx提供了被稱為 EasyPath的一種不同方法，它仍使用FPGA，但實現(xiàn)了一種能夠利用FPGA上一些非工作門或I/O的方案。軟件可以映射邏輯以旁路FPGA上不能正常工作的部分，從而允許公司使用一些否則就有可能被廢棄的芯片。這一改善的芯片良率使Xilinx可以大幅降低的價格出售芯片。
緊盯批量市場
150萬門左右的FPGA產(chǎn)品不管是設(shè)計還是定價都針對批量應(yīng)用(如消費電子產(chǎn)品、平板顯示器、HDTV和許多其他市場生命周期很短的系統(tǒng))(圖2)。實例包括Xilinx的Spartan 3E 系列、Altera的Cyclone II系列、Lattice Semiconducto的EC和ECP系列、 Actel的 ProASIC 3系列和QuickLogic的Eclipse II系列。
最近，幾家FPGA供應(yīng)商已經(jīng)開始全力開發(fā)低待機功耗的產(chǎn)品，以使得這些FPGA可以被用于便攜式系統(tǒng)。以QuickLogic最近推出的PolarPro系列為例。在低功率待機模式下，這些器件消耗的電流只有10微安，大約是其他具有低待機電流FPGA的十分之一。它的工作功耗也很適中，只有15 mA。PolarPro系列也可提供1百萬門和202 kbits RAM的型號。
下載文檔
