嵌入式多媒體處理器：選擇雙內(nèi)核或單內(nèi)核？

針對嵌入式多媒體應(yīng)用選擇一個處理器是一項復(fù)雜的工作，涉及到對處理器內(nèi)核架構(gòu)以及外設(shè)的全面分析，需要完全掌握視頻、音頻數(shù)據(jù)在系統(tǒng)中傳輸方式，以及正確評價在一個可接受的功耗水平下可達到什么樣的處理能力。

到最近為止，解決這個問題的標準方法是將其劃分成由微控制器(MCU)芯片處理的“控制域”，以及由數(shù)字信號處理器(DSP)處理的“計算域”。RISC MCU和DSP傳統(tǒng)上適合于媒體豐富的嵌入式應(yīng)用，然而，它們的用途不可互相替代，更確切地說，它們要協(xié)調(diào)一致地工作。MCU架構(gòu)非常適合于高效率的異步控制流，而DSP架構(gòu)的“生存之道”是同步恒定速度數(shù)據(jù)流(例如，濾波和變換操作)。

因為在當(dāng)今的媒體處理應(yīng)用中，兩種功能集都是必需的，工程師通常使用獨立的MCU和DSP芯片。這種組合為廣泛的多媒體應(yīng)用提供了很好的處理引擎，但是增加了多媒體處理設(shè)計、多種開發(fā)工具組以及有待學(xué)習(xí)和調(diào)試的不同種類架構(gòu)的復(fù)雜性。

為減輕這些問題，芯片廠商嘗試過不同的解決方案。不同的MCU廠商都集成了某些信號處理功能，例如指令集擴展以及乘法累加(MAC)單元，但是這種努力通常缺乏針對先進信號處理應(yīng)用所要求的基本架構(gòu)基礎(chǔ)。類似地，DSP生產(chǎn)商已經(jīng)包含了有限的MCU功能，但是不可避免地在系統(tǒng)控制方面有所妥協(xié)。

最近，出現(xiàn)了另外的選擇——單內(nèi)核以及雙內(nèi)核的嵌入式媒體處理器(EMP)架構(gòu)，這種架構(gòu)在一個統(tǒng)一的設(shè)計中提供了MCU和DSP功能，允許在控制和信號處理需求方面進行靈活地劃分。如果應(yīng)用需要的話，EMP可以作為100%的MCU(代碼密度與行業(yè)標準一致)、100%的DSP(時鐘速度達到DSP技術(shù)的前沿)、或兩者之間的某種組合。

單內(nèi)核EMP架構(gòu)評估

圖1顯示了一個單內(nèi)核EMP架構(gòu)，這個架構(gòu)融合了一個32位RISC指令集、雙16位MAC單元和一個8位視頻處理引擎。其可變長指令集擴展到DSP內(nèi)部環(huán)路所使用的64位操作碼，但是經(jīng)過了最優(yōu)化以便16位的操作碼代表最常用的指令。因此，編譯后的代碼密度可以與行業(yè)領(lǐng)先的MCU競爭，而其互鎖流水線和代數(shù)指令語法能促進在C/C++和匯編兩種環(huán)境中的開發(fā)。

像MCU一樣，EMP具有受保護和未受保護的兩種操作模式，防止用戶訪問或影響系統(tǒng)的共享部分。此外，它們提供定義不同應(yīng)用開發(fā)空間的存儲器管理功能，同時防止截然不同的代碼部分被覆蓋。它們還允許異步中斷以及同步異常兩種功能，以及可編程的中斷優(yōu)先級。因此，EMP非常適合于嵌入式操作系統(tǒng)(此前是MCU的天下)。

在DSP方面，EMP結(jié)構(gòu)使數(shù)據(jù)的流動有效率且性能非常高，所配備的外設(shè)支持高速串行和并行數(shù)據(jù)搬移。此外，EMP包含先進的電源管理功能，允許系統(tǒng)設(shè)計工程師、架構(gòu)師以最低的動態(tài)功耗曲線精心設(shè)計。

圖1：單內(nèi)核嵌入式媒體處理器BF533的框圖

單內(nèi)核開發(fā)方法

在當(dāng)今的設(shè)計范例中，MCU和DSP程序員通常被分成兩個完全獨立的組，兩方面的交互工作只發(fā)生在他們的功能范圍相交的“系統(tǒng)邊界”層面。這具有一定意義，因為兩個開發(fā)組都形成了他們自己的設(shè)計習(xí)慣。例如，信號處理開發(fā)工程師可能熟知處理器架構(gòu)的細節(jié)本質(zhì)，能通過一些實現(xiàn)技巧來提高設(shè)計性能。

另一方面，MCU程序員可能更愿意采用這樣的模式：只須啟動器件，它就能完成所有的工作。這就是為什么EMP支持DMA和緩存存儲器控制器來在系統(tǒng)中搬移數(shù)據(jù)的原因。多個高速DMA通道在外設(shè)和存儲器系統(tǒng)中往返搬移數(shù)據(jù)，允許在不耗盡寶貴的內(nèi)核處理器時鐘周期的條件下，對控制進行精細地調(diào)整，這正是DSP設(shè)計工程師所追求的。相反地，片上可編程指令和數(shù)據(jù)緩存允許對管理代碼和數(shù)據(jù)采用一種傳遞方法，這種方式類似于MCU程序員的做法。通常，在系統(tǒng)集成層面，兩種方法的組合是最理想的。

一直以來，MCU和DSP開發(fā)團隊劃分的另一個原因是兩個處理器具有兩套不同的設(shè)計規(guī)則。從技術(shù)的角度來看，負責(zé)構(gòu)建系統(tǒng)的工程師某些時候不愿意在同一個處理器上將“控制”應(yīng)用與信號處理應(yīng)用混在一起。他們通常擔(dān)心非實時的任務(wù)將影響到硬實時任務(wù)。例如，負責(zé)處理圖形用戶界面(GUI)或聯(lián)網(wǎng)堆棧的程序員不應(yīng)該擔(dān)心妨礙系統(tǒng)的實時信號處理。當(dāng)然，“實時”的定義會根據(jù)特定應(yīng)用而變化。在某種嵌入式應(yīng)用中，關(guān)鍵是在于服務(wù)一個中斷需要的時間。為此，我們假定在服務(wù)程序開始時，在發(fā)生中斷和系統(tǒng)環(huán)境被保存之間的時間幀小于十毫秒。

盡管MCU控制代碼通常用C語言編寫并且以為庫基礎(chǔ)，而實時DSP代碼通常采用匯編語言編寫，并由手動設(shè)計為給定應(yīng)用提取最可能的性能。不幸的是，這種最優(yōu)化也限制了應(yīng)用程序的可移植性，并因此也限制了在未來項目上兩個編程團隊之間對不同技巧和工具集的傳播。

然而，在引入EMP后，可以實現(xiàn)以C/C++為中心的統(tǒng)一代碼。這允許開發(fā)者利用以前開發(fā)的現(xiàn)成的大量應(yīng)用程序代碼。因為EMP同時針對控制和信號處理操作兩種功能進行了最優(yōu)化，編譯器可以產(chǎn)生同時滿足“緊湊”(從代碼密度來看)和高效率的代碼(對于計算密集的信號處理應(yīng)用)。EMP高的工作頻率(超過750MHz)可以彌合編譯器之間的性能差距，這個頻率位于當(dāng)前主流DSP的前沿。此外，針對目標應(yīng)用匯編代碼依然是最優(yōu)化關(guān)鍵處理環(huán)的一個選項。

盡管轉(zhuǎn)向采用EMP可以大大地降低用匯編寫代碼的需求，但僅僅這一點還不足以證明轉(zhuǎn)換到這種統(tǒng)一平臺就是正確的，支持操作系統(tǒng)(OS)也很關(guān)鍵。通過OS或?qū)崟r內(nèi)核，可以實現(xiàn)幾層任務(wù)。為確保依然能達到目標性能，有必要采用支持多個優(yōu)先級的中斷控制器。環(huán)境切換必須通過基于硬件的堆棧和對幀指針的支持來實現(xiàn)。這就允許開發(fā)者在同一個器件中創(chuàng)建包含控制和實時信號處理的系統(tǒng)。

此外，EMP的存儲器管理工具允許OS支持存儲器保護。這允許一個任務(wù)通過存儲器分頁機制，被另外一個任務(wù)屏蔽存儲器或指令訪問。當(dāng)對一個受保護的存儲器區(qū)域被未授權(quán)訪問時，將產(chǎn)生一個異常。

EMP能獲得的高處理速度可以轉(zhuǎn)換成幾種實實在在的好處。首先是上市時間-如果存在大量的剩余處理能力，在降低或免除代碼最優(yōu)化上可以節(jié)省大量的時間。第二個關(guān)鍵的好處是減少軟件維護，否則的話這種維護要支配產(chǎn)品生命周期的成本。最后一點，對于可擴展的EMP架構(gòu)，可能在最具處理能力的系列器件上設(shè)計一個系統(tǒng)，然后針對最終應(yīng)用的計算規(guī)模設(shè)定“合理大小”的處理器。

當(dāng)單內(nèi)核EMP不足時

隨著處理需求的不斷增加，出現(xiàn)了這樣的觀點：即使一個600MHz的EMP對于某些應(yīng)用來說都是不夠的。這就是考慮采用雙內(nèi)核EMP的一個原因，例如ADSP-BF561(見圖2)。

圖2：雙內(nèi)核嵌入式媒體處理器ADSP-BF561的框圖

增加另外一個處理器內(nèi)核，不僅僅能將處理能力相對于單處理器的能力倍增，而且還有某些令人吃驚的結(jié)構(gòu)好處，這種好處并不是立竿見影的。

傳統(tǒng)的雙內(nèi)核處理器的應(yīng)用采用了離散的且通常在每個內(nèi)核上運行不同的任務(wù)。例如，一個內(nèi)核可能執(zhí)行所有的與控制相關(guān)的任務(wù)，例如圖形和覆蓋功能、網(wǎng)絡(luò)連接、與大存儲器的接口以及整體流控制。該內(nèi)核還是操作系統(tǒng)或核(kernel)很可能駐留的地方。與此同時，第二個內(nèi)核可能專門用于應(yīng)用中的高密度處理功能。例如，壓縮數(shù)據(jù)包可能通過網(wǎng)絡(luò)接口傳輸?shù)降谝粋€內(nèi)核，該內(nèi)核對其進行預(yù)處理，并遞交到第二個內(nèi)核進行音頻和視頻解碼。

這種模式受到采用分開的軟件開發(fā)團隊的開發(fā)商青睞。將這些功能類型進行劃分的能力允許并行設(shè)計處理，消除項目中對關(guān)鍵路徑依賴性。這種編程模式還對項目中的測試和驗證階段有所幫助。例如，如果一個內(nèi)核上的代碼發(fā)生變化，不一定會使另外一個內(nèi)核上已經(jīng)完成的測試工作付之東流。

對稱的與非對稱的多內(nèi)核處理

為理解是什么讓這種雙內(nèi)核方法令人興奮，我們需要首先討論“對稱多處理(SMP)”。這是指一種通過高速路經(jīng)相連接的兩個相似(或相同)的處理器，并共享一組外設(shè)和存儲器空間。它與“非對稱多處理(AMP)”方法形成對比，其中結(jié)合了兩顆不同的處理器，通常是在一個混合的架構(gòu)中集成一個MCU和一個DSP。AMP方法的一種局限性在于，設(shè)計工程師必須對控制和DSP功能的共享部分進行“50/50”劃分；例如一旦DSP“勝出”，MCU將不能進行計算處理。SMP架構(gòu)沒有這種局限性，因為兩個處理器內(nèi)核是相同的，可以按照應(yīng)用要求進行劃分，甚至劃分為100%的DSP或100%的MCU工作。此外，對稱處理器還具有提供一種普通的集成設(shè)計環(huán)境的優(yōu)點。只需要一組開發(fā)工具，而且針對單一開發(fā)平臺培訓(xùn)開發(fā)團隊的負擔(dān)較小。

圖3： BF5601就是對稱多處理的很好體現(xiàn)

作為一種SMP友好的器件，BF561(圖3)包含屬于每個內(nèi)核的高速L1指令和數(shù)據(jù)存儲器，以及在兩個內(nèi)核之間的一種共享128KB L2存儲器。每個內(nèi)核都能同等地訪問范圍廣闊的外設(shè)-視頻端口、串行口、定時器等等。這樣的安排擴展了器件的可配置性，允許其工作在幾種相同的有效架構(gòu)下。這些模式(見圖4)可以總結(jié)性地稱為“MCU/DSP分離”、“串行處理”和“分離處理”。

圖4：雙內(nèi)核編程模式舉例

選擇合適的數(shù)據(jù)模式

“MCU/DSP分離”模式涉及到分離的以及通常運行在每個內(nèi)核上的不同任務(wù)。一個內(nèi)核被分配給所有的“MCU類”行為，例如圖形覆蓋、聯(lián)網(wǎng)管理以及流控制。此外，如果是用了操作系統(tǒng)的話，該內(nèi)核還支持操作系統(tǒng)。與此同時，第二個內(nèi)核專門用于應(yīng)用的高密度DSP功能。例如，壓縮數(shù)據(jù)通過第一個內(nèi)核從網(wǎng)絡(luò)傳遞。接收到的數(shù)據(jù)包然后提供給第二個內(nèi)核，該內(nèi)核再進行音頻和視頻的處理(圖4)。

這種模式非常適合那些采用分離的基于任務(wù)的團隊進行軟件開發(fā)的公司。擁有“控制團隊”和“DSP團隊”可以使開發(fā)并行實施，減少項目對關(guān)鍵路徑的依賴性。這種編程模式還能促進設(shè)計的測試和驗證階段。例如，在一個內(nèi)核上的代碼改變未必使另一個內(nèi)核上已經(jīng)完成的測試工作變得無效。此外，擁有兩個相同的內(nèi)核還允許重新分配在任何內(nèi)核上任何“未用”的處理帶寬，以在不同的功能和任務(wù)上再分配。

在“串行處理”使用模式中，第一個內(nèi)核在輸入數(shù)據(jù)組上執(zhí)行若干中間級控制和計算，然后傳第一個中間數(shù)據(jù)流到第二個內(nèi)核進行最后的處理。這種方法的一個變化方法是：將任務(wù)在每個內(nèi)核上進行劃分，在這種方式中，中間數(shù)據(jù)實際上在內(nèi)核之間搬移幾次，直到獲得最后的結(jié)果。非常適合這種使用模式的算法是MPEG編碼或解碼。

“分離處理”模式為每個內(nèi)核提供了更均衡的使用。因為在對稱處理器中有兩個相同的內(nèi)核，傳統(tǒng)的計算密集應(yīng)用可以在每個內(nèi)核之間平均劃分。架構(gòu)功能，像豐富的片上存儲器、很寬的內(nèi)部數(shù)據(jù)路徑和高帶寬DMA控制器都有助于基于“分離處理”的系統(tǒng)設(shè)計的成功。在這種模式中，運行在每個內(nèi)核上的代碼是相同的；只有被處理的數(shù)據(jù)不同。在一個通道流應(yīng)用中，這意味著一半的通道由第一個內(nèi)核處理，而另外一半由第二個內(nèi)核處理。作為另外一個實例，在視頻或成像應(yīng)用中，可能由每個內(nèi)核處理交替幀。

即使當(dāng)某個應(yīng)用適合某個單內(nèi)核處理器，也可以利用雙內(nèi)核系統(tǒng)來降低整體的能耗。例如，如果一個應(yīng)用需要600MHz的時鐘速度以在一個單內(nèi)核處理器(如ADSP-BF533)上運行，它還必須工作在更高的電壓下(1.2V)以達到這個速度。然而，如果相同的應(yīng)用在一個雙內(nèi)核器件(BF561)上進行劃分，每個內(nèi)核可以運行在大約300MHz的速度下，每個內(nèi)核的電壓可以極大地降低到0.8V。因為功耗與頻率呈正比并與工作電壓的平方成正比，電壓從1.2V降低到0.8V(同時頻率從600MHz降低到300MHz)能對功耗產(chǎn)生顯著的影響，與單內(nèi)核解決方案相比實際上節(jié)省了能耗。