利用商業(yè)化平臺(tái)快速開發(fā)嵌入式系統(tǒng)

嵌入式系統(tǒng)的應(yīng)用已經(jīng)相當(dāng)?shù)膹V泛，曾有專家預(yù)言——嵌入式系統(tǒng)的明天就相當(dāng)于PC的今天，如今從某種程度上講預(yù)言已經(jīng)實(shí)現(xiàn)，嵌入式系統(tǒng)被廣泛應(yīng)用于工業(yè)設(shè)備、汽車航空、醫(yī)療電子、消費(fèi)電子等領(lǐng)域，與此同時(shí)市場(chǎng)競(jìng)爭(zhēng)也愈加激烈，如何快速地將符合需求的產(chǎn)品投入市場(chǎng)成為在競(jìng)爭(zhēng)中保持一席之地的關(guān)鍵。然而，隨著系統(tǒng)構(gòu)架的日益復(fù)雜化,例如，多核多任務(wù)的環(huán)境，MPU、DSP和FPGA混合編程，以及處理器和開發(fā)工具的多樣化等，都給嵌入式系統(tǒng)開發(fā)人員帶來了很大的挑戰(zhàn)。第三方獨(dú)立市場(chǎng)預(yù)測(cè)機(jī)構(gòu)Embedded Market Forecasters(EMF)在對(duì)900多名嵌入式系統(tǒng)開發(fā)人員進(jìn)行調(diào)研后指出，超過50%的嵌入式設(shè)計(jì)比預(yù)期時(shí)間晚上市，而平均延遲時(shí)間高達(dá)近4個(gè)月；并且在已發(fā)布的產(chǎn)品中，有近30%的設(shè)計(jì)未達(dá)到預(yù)期的功能和指標(biāo)。

因此必須采取一定的措施來加快設(shè)計(jì)流程，提高設(shè)計(jì)質(zhì)量，一種解決方案是采取現(xiàn)成可用的商業(yè)化平臺(tái)。在開發(fā)一個(gè)嵌入式設(shè)備時(shí)，除了考慮處理器架構(gòu)、操作系統(tǒng)性能、以及其他組件之外，開發(fā)人員必須決定系統(tǒng)的哪些部分需要設(shè)計(jì)、哪些部分需要購(gòu)買現(xiàn)成設(shè)備。如果采用自行設(shè)計(jì)的方案，其優(yōu)勢(shì)在于可以全面地自定義最終的解決方案并優(yōu)化成本，但是任何設(shè)計(jì)規(guī)格的更改或疏忽都將導(dǎo)致漫長(zhǎng)且成本高昂的延期。與此相對(duì)的，使用商業(yè)現(xiàn)成的平臺(tái)將增加產(chǎn)品的銷售成本，或者可能為一些不需要的特性而花費(fèi)成本，但是通常來說，現(xiàn)成的系統(tǒng)提供了更快的驗(yàn)證周期，因而也就具有更為快捷的設(shè)計(jì)流程，從而在更短的上市時(shí)間內(nèi)保證設(shè)計(jì)的質(zhì)量。下文將闡述用于開發(fā)嵌入式系統(tǒng)的兩種方案：自行設(shè)計(jì)或使用現(xiàn)成平臺(tái)，并且討論與這兩種方案相關(guān)的技術(shù)和經(jīng)濟(jì)風(fēng)險(xiǎn)。

方案一：自行設(shè)計(jì)

在開發(fā)之前，需要為系統(tǒng)的核心控制部分選擇一種處理器技術(shù)。例如以下五種技術(shù)：

1. 微控制器－微控制器的成本極為低廉，并且通常在單一的芯片上提供了集成的解決方案，且包括I/O外圍設(shè)備。它們通常帶有極小的片上存儲(chǔ)容量，而且難以用于復(fù)雜性高和需要擴(kuò)展的場(chǎng)合。此外，其時(shí)鐘速率通常是10MHz的數(shù)量級(jí)，因此一般不能實(shí)現(xiàn)高性能的控制循環(huán)。

2. 微處理器－和微控制器相比，微處理器的時(shí)鐘速率更高且通常具有外部存儲(chǔ)接口，因而性能和擴(kuò)展性并不成問題。但是應(yīng)用程序可能需要進(jìn)行復(fù)雜的驅(qū)動(dòng)開發(fā)，因?yàn)槲⑻幚砥魍ǔ２⒉粠в衅夏M外圍設(shè)備。此外，微處理器可能需要高密度的封裝技術(shù)，例如球柵陣列封裝(ball-grid array，即BGA)，這將導(dǎo)致較復(fù)雜的制造流程，增添了更為困難的硬件調(diào)試工作。

3. 數(shù)字信號(hào)處理器(DSP)－DSP是一種專用的微處理器，它提供額外的指令以優(yōu)化特定的數(shù)學(xué)函數(shù)，例如乘法和累加操作。DSP對(duì)于計(jì)算繁重的應(yīng)用場(chǎng)合來說是極為有用的，但是通常需要專業(yè)的知識(shí)來利用它的軟件性能。

4. 專用集成電路(ASIC)－ASIC芯片是專為某個(gè)特定的應(yīng)用而設(shè)計(jì)的，不具有通用性。對(duì)于解決諸如功耗和產(chǎn)品成本等問題，ASIC被廣泛認(rèn)為是一種極好的方案。但是，極為昂貴的ASIC開發(fā)和制造流程通常讓人望而卻步，一般僅限于具有極大產(chǎn)量的產(chǎn)品。

5. 現(xiàn)場(chǎng)可編程門陣列(FPGA)－FPGA在自定義的ASIC設(shè)計(jì)和現(xiàn)成的技術(shù)之間提供了極好的平衡。它們具有高度的專有化性能，同時(shí)可以通過編程重新配置邏輯模塊，因而其開發(fā)成本與ASIC相比要低得多。雖然FPGA可以被應(yīng)用于各種場(chǎng)合，但是一般來說復(fù)雜的FPGA設(shè)計(jì)并不常見，因?yàn)閷?duì)于大部分習(xí)慣于使用C語言進(jìn)行順序編程的嵌入式軟件開發(fā)者來說，VHDL編程格式顯得十分陌生。

在許多情況下，單一的處理器技術(shù)并不足以解決應(yīng)用的需求，因此，混合式架構(gòu)逐漸成為發(fā)展的方向。如圖1所示，實(shí)時(shí)處理器用來管理網(wǎng)絡(luò)通信和用戶界面，而FPGA則負(fù)責(zé)與I/O模塊的接口和高速控制等任務(wù)。這種混合式架構(gòu)在嵌入式系統(tǒng)設(shè)計(jì)中變得十分普遍。

圖1、混合式架構(gòu)在嵌入式系統(tǒng)設(shè)計(jì)中變得十分普遍。在這種混合式架構(gòu)中，實(shí)時(shí)處理器用來管理網(wǎng)絡(luò)通信和用戶界面，而FPGA則負(fù)責(zé)與I/O部件的接口和高速控制任務(wù)。

在確定了使用何種處理器技術(shù)之后，設(shè)計(jì)人員還需要完成I/O電路的開發(fā)。如果嵌入式系統(tǒng)中存在任何的模擬信號(hào)，那么就需要使用模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)、以及相應(yīng)的軟件驅(qū)動(dòng)。模擬電路的設(shè)計(jì)同樣會(huì)遇到很多復(fù)雜的問題，限于篇幅本文不再贅述。

方案二：利用現(xiàn)有平臺(tái)

另外一種方案就是使用現(xiàn)成的平臺(tái)來開發(fā)嵌入式系統(tǒng)。雖然通常來說需要付出比板卡組件成本更高的價(jià)錢，但是可以顯著縮短產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間。除此之外，這些系統(tǒng)具有較好的可擴(kuò)展性。隨著處理器技術(shù)的進(jìn)步，嵌入式系統(tǒng)出現(xiàn)以下幾種不同的實(shí)現(xiàn)技術(shù)：

[!--empirenews.page--]1. 非集成式嵌入式系統(tǒng)－具有多種不同的形狀尺寸，例如Mini-ITX、PC/104等。對(duì)于使用現(xiàn)成產(chǎn)品來構(gòu)建系統(tǒng)，非集成式嵌入式系統(tǒng)通常是最為經(jīng)濟(jì)的解決方案。這些系統(tǒng)具有各種不同的處理器架構(gòu)以供選擇，且?guī)в胁僮飨到y(tǒng)和一小部分I/O支持套件。但是，針對(duì)這種系統(tǒng)的軟件開發(fā)工具幾乎從未集成，而且這些系統(tǒng)通常需要進(jìn)行各種監(jiān)管認(rèn)證，例如EMI和CE認(rèn)證。

2. 集成式嵌入式系統(tǒng)－除了具有與非集成式嵌入式系統(tǒng)相同的組件之外，集成式嵌入式系統(tǒng)提供了諸如沖擊、振動(dòng)、工作溫度、以及環(huán)境認(rèn)證之類的技術(shù)說明。通常來說，這些系統(tǒng)更加昂貴，但是他們通常帶有集成的軟件開發(fā)環(huán)境且具有更為豐富的I/O選擇。

3. 工業(yè)級(jí)PC－利用現(xiàn)成的PC技術(shù)，工業(yè)級(jí)PC為開發(fā)工具及I/O性能提供了最為豐富的選擇。它們也具有許多與其他集成式嵌入式系統(tǒng)相同的技術(shù)說明和認(rèn)證，但這種性能是以成本為代價(jià)的。這種系統(tǒng)比前述兩種方式更為昂貴。

圖2、NI CompactRIO正是集成式嵌入式系統(tǒng)的一個(gè)實(shí)例。

NI CompactRIO集成式嵌入式系統(tǒng)架構(gòu)，與圖1所示的簡(jiǎn)單方框圖極為相似。它使用了Freescale PowerPC微處理器運(yùn)行VxWorks實(shí)時(shí)操作系統(tǒng)。PowerPC通過內(nèi)部的PCI總線與FPGA相連接。此外，F(xiàn)PGA直接連接至各種模擬和數(shù)字I/O模塊，從而可以連接各種傳感器、激勵(lì)器以及通信總線，同時(shí)也允許開發(fā)人員設(shè)計(jì)自定義的模塊。圖2給出了NI CompactRIO集成式嵌入式系統(tǒng)示意圖，圖3是CompactRIO的系統(tǒng)結(jié)構(gòu)圖。

圖3、NI CompactRIO系統(tǒng)結(jié)構(gòu)圖

選擇哪種方案？-嵌入式系統(tǒng)設(shè)計(jì)中的“隱性”成本

在選擇自行設(shè)計(jì)還是利用現(xiàn)成平臺(tái)時(shí)，通常技術(shù)性能并不是決定性因素，而需要進(jìn)行簡(jiǎn)單的經(jīng)濟(jì)性分析。如果最終的利潤(rùn)足以填補(bǔ)產(chǎn)品開發(fā)過程中所花費(fèi)的工程成本投資，那么做出的決定就是明智的。做出決定之前，必須準(zhǔn)確估計(jì)自行設(shè)計(jì)方案所花費(fèi)的成本。但這并是看上去那么簡(jiǎn)單；如果只是把板卡組件的成本和硬件及軟件的開發(fā)時(shí)間相加，那么只是非常粗略地低估了總投資成本。還應(yīng)當(dāng)考慮其他的“隱性”成本才能準(zhǔn)確地評(píng)估真正的任務(wù)成本。

一旦評(píng)估了工程投資成本，那么就可以簡(jiǎn)單計(jì)算一下的財(cái)務(wù)收支平衡分析。假設(shè)針對(duì)某種產(chǎn)品的開發(fā)，需要兩個(gè)工程師花費(fèi)九個(gè)月的時(shí)間來自行開發(fā)一塊板卡，從需求分析到供貨，其投資成本大約是300,000。并且在預(yù)安裝、原型設(shè)計(jì)、預(yù)發(fā)布單元、加工以及其他偶然的工程成本等每個(gè)方面都花費(fèi)了25,000，從而使得整個(gè)投資成本上升到400,000。在完成了這些工作后，自行設(shè)計(jì)的產(chǎn)品其成本將比使用現(xiàn)成的平臺(tái)便宜400。使用公式1，可以看到投資收支平衡點(diǎn)位于第1,000個(gè)單位產(chǎn)品，直到售出第1,001個(gè)單位產(chǎn)品才會(huì)盈利。而且，這并沒有包含上面所討論的其他“隱性”成本。但是，如果選擇了集成式嵌入式系統(tǒng)，就可以縮短上市時(shí)間，并且早期的利潤(rùn)將會(huì)用于成本優(yōu)化和特性改進(jìn)。通過這種方式，可以在整個(gè)產(chǎn)品生命周期內(nèi)攤銷投資成本，而不是在早期的開發(fā)過程中投入所有的資金。

公式1、可以使用簡(jiǎn)單的公式來計(jì)算任何自定義系統(tǒng)的收支平衡點(diǎn)

本文小結(jié)

那是否就不用自行設(shè)計(jì)板卡了？當(dāng)然不是。對(duì)于那些對(duì)形狀尺寸有專門要求且具有極高產(chǎn)量的系統(tǒng)、或者具有極為苛刻技術(shù)要求(例如極低的功率消耗)的系統(tǒng)來說，自行設(shè)計(jì)的方式將更具有優(yōu)勢(shì)。而對(duì)于產(chǎn)量較低、技術(shù)復(fù)雜又需要快速上市的產(chǎn)品，使用現(xiàn)成平臺(tái)可以讓供應(yīng)商負(fù)擔(dān)物流和“隱性”成本從而使得我們可以專注于技術(shù)上的優(yōu)勢(shì)突出，從而在市場(chǎng)競(jìng)爭(zhēng)中保持領(lǐng)先。