c制程漸成熟 有助3C產(chǎn)品微縮設(shè)計(jì)

行動(dòng)運(yùn)算產(chǎn)品市場(chǎng)持續(xù)朝產(chǎn)品薄化方向設(shè)計(jì)，目前相關(guān)設(shè)計(jì)多使用整合晶片減少元件用量，對(duì)于異質(zhì)核心的封裝整合，若仍使用舊有的封裝技術(shù)將會(huì)造成成品元件仍具一定程度占位面積，必須利用堆疊與更復(fù)雜的3DIC技術(shù)進(jìn)行元件整合的積極微縮設(shè)計(jì)…
矽晶片的制程技術(shù)，一直是推進(jìn)行動(dòng)終端產(chǎn)品躍進(jìn)式升級(jí)、改善的關(guān)鍵驅(qū)動(dòng)力，以往透過SoC(systemonachip)將不同用途的異質(zhì)核心進(jìn)行整合，目前已經(jīng)產(chǎn)生簡(jiǎn)化料件、縮減關(guān)鍵元件占位面積的目的，但隨著使用者對(duì)于行動(dòng)裝置或可攜式裝置的薄化、小型化要求越來越高，異質(zhì)功能晶片除要求高度整合成單晶片外，也對(duì)整合的元件體積要求越來越高!還必須在整合元件的占位面積進(jìn)一步進(jìn)行縮減。
SoC整合的趨勢(shì)與效益明顯，越來越多晶片產(chǎn)品采用高度整合方式簡(jiǎn)化系統(tǒng)架構(gòu)復(fù)雜度。Altera
記憶體晶片構(gòu)造較單純，使用3DIC制程具大幅擴(kuò)增容量效益，圖為IBM利用3DIC技術(shù)制作的多記憶體晶片堆疊封裝構(gòu)造示意圖。IBM
WireBonding使用效益有限業(yè)者積極發(fā)展微縮制法
早期的整合封裝方式，是將各功能晶片利用打線連接(WireBonding)，雖可在功能性滿足多晶片整合的要求，同時(shí)也可以縮減至少30%~40%的載板占位面積，因?yàn)楣δ芫g的傳輸匯流排、電子線路等已經(jīng)在同一個(gè)封裝內(nèi)處理完成，對(duì)于晶片對(duì)外的線路布線需求即消失了，自然載板即可再進(jìn)一步縮減。
但在得到30%~40%載板面積縮減的跳躍式巨幅改善后，想進(jìn)一步進(jìn)行縮減，在制程與IC技術(shù)卻碰到新的開發(fā)瓶頸，因?yàn)樵谖锢硐拗葡戮奈⒖s程度已經(jīng)達(dá)到高峰，若要進(jìn)一步再微縮設(shè)計(jì)獲得較大幅的改善效益，反而要從封裝制程上著手。例如，原本平整利用金屬打線整合的多晶片封裝，改用晶片堆疊方式進(jìn)行，甚至連較占空間的金屬打線都改用IC制程處理，進(jìn)一步縮減晶片間在封裝體內(nèi)部的間隙，達(dá)到更大幅度的晶片微縮設(shè)計(jì)。
TSV技術(shù)可有效提升IC功能
即便透過IC制程的封裝改善，僅能再把晶片本身體積進(jìn)行有限的微幅縮減，雖對(duì)于異質(zhì)核心的整合晶片本身微縮效益有限，若將此技術(shù)整合于記憶體之類的同質(zhì)晶片封裝，由于利用IC制程的整合設(shè)計(jì)可讓同時(shí)可裝載的晶片數(shù)量增加，讓原先受限于封裝技術(shù)無法大量堆疊的晶片進(jìn)一步進(jìn)行微縮整合，即可創(chuàng)造倍數(shù)計(jì)的應(yīng)用價(jià)值提升。
而在眾多微縮制程的封裝技術(shù)中，以TSV(Through-SiliconVia)直通矽晶穿孔封裝技術(shù)目前頗受業(yè)界關(guān)注，TSV為能讓3DIC封裝滿足IC業(yè)界摩爾定律(Moore’sLaw)產(chǎn)品演進(jìn)速度的一種晶片內(nèi)的互連技術(shù)。TSV設(shè)計(jì)概念是源自高密度多層印刷電路板(PCB)設(shè)計(jì)，TSV封裝方式可以如同千層派般層層堆疊數(shù)片功能晶片，封裝技術(shù)將電力互相連接的三次元(3D)堆疊封裝(StackPackage)方式，這可以使TSV封裝方法較傳統(tǒng)采平面(2D)形式配置晶片的封裝技術(shù)進(jìn)入3D的晶片堆疊技術(shù)，目前TSV技術(shù)已有相關(guān)產(chǎn)品應(yīng)用于市場(chǎng)。
TSV難度高線路成形制法為成功關(guān)鍵
以TSV立體堆疊技術(shù)來說，實(shí)踐TSV封裝方案的關(guān)鍵包括晶圓薄化、鉆孔、導(dǎo)電材質(zhì)填孔、晶圓與晶圓間的連接處理等，TSV的晶片堆疊方式并不是采行以往2DIC整合常見的打線接合(WireBonding)方式來制作不同晶片的連接處理，而是使用在晶片上進(jìn)行鉆孔打洞方式于晶片底部填入金屬材料。
實(shí)際的作法與步驟是：在每一組矽晶圓以蝕刻或雷射型式來進(jìn)行鉆孔(via)處理，制作出可以貫通每一層晶片的導(dǎo)線空間(此為前置處理步驟)，接著再利用銅、多晶矽、鎢…等導(dǎo)電材料來填滿各層晶片預(yù)先處理的線路管徑，透過導(dǎo)孔以導(dǎo)電物連結(jié)后形成電子電路通道(內(nèi)部接合線路)，進(jìn)行訊號(hào)或電力連接目的，當(dāng)內(nèi)部線路處理完成后，再將晶圓或者是晶粒施加薄化研磨處理，或再搭配堆疊、結(jié)合(Bonding)等加工制程進(jìn)行制作，TSV即為將多IC晶片整合的關(guān)鍵堆疊技術(shù)。
TSV技術(shù)其實(shí)也不見得僅能將導(dǎo)線設(shè)置于晶片的四周。因?yàn)門SV的觀念是全3D立體布線的思維，原有2D概念的原件布局可以改垂直方向的3D堆疊，至于內(nèi)部連接線路除了利用晶片周圍進(jìn)行連接外，TSV技術(shù)也可將線路連接處設(shè)計(jì)于穿越晶片本身，連接線也可以在晶片中間或是設(shè)置需求處。這種彈性的線路連接方式，可以進(jìn)一步簡(jiǎn)化內(nèi)部線路連接型態(tài)，可讓晶片內(nèi)的傳輸線距以最佳化的距離進(jìn)行設(shè)計(jì)，使內(nèi)部連接路徑以更短的距離達(dá)到連接需求。
采行TSV制法效益多已有記憶體產(chǎn)品導(dǎo)入市場(chǎng)
TSV除改善傳輸或信號(hào)線距外，因?yàn)辄c(diǎn)對(duì)點(diǎn)的傳輸線距使得導(dǎo)通路徑縮短，這在電子電路應(yīng)用中可以產(chǎn)生相當(dāng)多的效益!例如，該線路可以傳輸更高頻的信號(hào)，該線路的阻抗也可以因傳輸距離縮減而相對(duì)應(yīng)減少，自然線路雜訊問題也可獲得改善，元件的效能同時(shí)可以獲得提升，對(duì)于部分高效應(yīng)用可能產(chǎn)生的晶片核心高熱現(xiàn)象，也可善用TSV的線路設(shè)置彈性，將容易聚集高熱的關(guān)鍵元件核心進(jìn)行導(dǎo)電線路制作，除訊號(hào)傳遞效果外也可將晶片核心的高熱透過多元導(dǎo)通線路進(jìn)行內(nèi)部溫度逸散途徑。
另外，TSV技術(shù)可以讓異質(zhì)晶片堆疊透過連接線達(dá)到高密度構(gòu)裝，并可應(yīng)用于類比、數(shù)位或同時(shí)存在類比/數(shù)位晶片的封裝場(chǎng)合，且矽基、記憶體與射頻元件等產(chǎn)品均適用。
此外，TSV的立體互連技術(shù)優(yōu)勢(shì)，也較打線接合的晶片連接型式有更多的技術(shù)優(yōu)點(diǎn)。例如，具更短的內(nèi)部互連路徑、線路的電阻/電感值更低，亦可在傳遞訊號(hào)與晶片內(nèi)的電力配送更具效率，甚至TSV制作方式另擁有可不限制裸晶堆疊數(shù)量，導(dǎo)入技術(shù)的優(yōu)勢(shì)相當(dāng)顯著，目前在CMOSSensor、記憶體產(chǎn)品已逐步導(dǎo)入TSV技術(shù)改善產(chǎn)品效能，此外在基頻IC、射頻IC與SoC處理器等應(yīng)用領(lǐng)域，也會(huì)持續(xù)增加。
觀察TSV制程現(xiàn)況，目前包含Via-first(先鉆孔)及Via-last(后鉆孔)兩種技術(shù)實(shí)踐方法，其中以后鉆孔的技術(shù)困難度與挑戰(zhàn)性較低，已較早導(dǎo)入相關(guān)產(chǎn)品應(yīng)用，加上在晶片內(nèi)線路制作的結(jié)構(gòu)較大、亦較容易制做完成，對(duì)于業(yè)者來說也可以自SiP(SysteminaPackage)設(shè)計(jì)方法中延續(xù)制程技術(shù)進(jìn)行封裝法進(jìn)階改善，也吸引不少業(yè)者投入進(jìn)行技術(shù)優(yōu)化。
而先鉆孔制程中必須將通道制作完成于其半導(dǎo)體制程之前，技術(shù)方面的難度較高，元件的制程構(gòu)造本身就相當(dāng)復(fù)雜，對(duì)形成通道作法難度更顯困難，但實(shí)際上先鉆孔制程可讓通道線路品質(zhì)更好，先鉆孔制作方案具高傳輸效益，對(duì)于需要較高內(nèi)部連接速度的高階整合晶片設(shè)計(jì)需求，先鉆孔有較高的使用附加價(jià)值。