賽靈思將業(yè)界最大容量器件翻番達到440萬邏輯單元 密度優(yōu)勢領先整整一代
作為賽靈思今天推出的All Programmable UltraScale™ 系列的最高端器件，Virtex® UltraScale VU440 3D IC將賽靈思的領先優(yōu)勢從28nm的2倍提升到20nm的4倍，其容量超出任何其他可編程器件。VU440采用先進的3D IC技術，在20nm工藝節(jié)點上的容量已經(jīng)超出了此前公開發(fā)布的所有競爭性14/16nm工藝計劃。
Virtex UltraScale VU440為新一代生產(chǎn)和原型設計應用提供了5000萬個ASIC等效門，樹立了全新的行業(yè)標桿。20nm Virtex UltraScale器件還為400G MuxSAR、400G轉發(fā)器和400G MAC-to Interlaken 橋接器應用的單芯片實現(xiàn)方案提供了最高系統(tǒng)性能和帶寬。
新思科技公司(Synopsys)IP和系統(tǒng)市場營銷副總裁John Koeter指出：“新思科技全面集成的軟/硬件HAPS® FPGA原型設計系統(tǒng)已經(jīng)采用了賽靈思6代器件。我們期待賽靈思Virtex UltraScale VU440功能與HAPS獨特的系統(tǒng)功能相結合，將提升整體系統(tǒng)性能和容量，進而為早期軟件開發(fā)、軟/硬件集成以及SoC系統(tǒng)驗證等提供更高的生產(chǎn)力。”
Virtex UltraScale系列新增了可重編程功能，為客戶帶來了全新高度的性能、系統(tǒng)集成度和帶寬，而且ASIC級的架構讓Virtex UltraScale VU440的可擴展性成為可能，支持新一代布線方案，提供類似于ASIC的時鐘和電源管理功能，消除互聯(lián)瓶頸并能確保關鍵路徑的最佳化，從而能實現(xiàn)高達90%的利用率。除了關鍵架構模塊(如更寬的乘法器、高速存儲器級聯(lián)、33G功能收發(fā)器、新增業(yè)界領先的集成式100Gbps以太網(wǎng)MAC和150Gb/s Interlaken IP核)的重大進步之外，上述器件還能利用全線速率下的智能處理功能實現(xiàn)數(shù)百Gb/s級系統(tǒng)性能。
ARM公司硬件加速技術總監(jiān)Spencer Saunders指出：“ARM 已經(jīng)用了以前好幾代Virtex FPGA為我們的IP進行驗證。 UltraScale架構創(chuàng)新與Vivado相結合，可實現(xiàn)比以往更高的利用率和性能。Virtex UltraScale提供了巨大邏輯門容量、出色的串行帶寬以及優(yōu)異的輸入輸出引腳，是我們快速開發(fā)新一代IP產(chǎn)品的理想選擇。”
第二代堆疊硅片互聯(lián)(SSI)技術對Virtex UltraScale VU440實現(xiàn)業(yè)界最高帶寬和容量起著重要作用。第二代SSI技術建立在臺積公司(TSMC) CoWoS制造技術之上，將芯片間帶寬提高了5倍，在整個切片邊界采用統(tǒng)一時鐘架構，能為設計人員提供虛擬單芯片的設計體驗。利用其SSI技術，賽靈思能夠提供比其他競爭產(chǎn)品大2到4倍的業(yè)界最大容量器件，并持續(xù)超越摩爾定律的發(fā)展速度。賽靈思于2011年在其Virtex-7 2000T器件中首次采用SSI技術，該產(chǎn)品也是當時全球容量最大的器件，共采用68億個晶體管，為客戶提供了前所未有的200萬個邏輯單元(即2000萬個ASIC等效門)。
賽靈思的UltraScale器件采用業(yè)界獨一無二的ASIC級可編程架構，具有ASIC級的優(yōu)勢，能從20nm平面擴展到16nm FinFET技術，以及從單芯片擴展到3D IC。通過結合采用臺積公司的尖端技術、協(xié)同優(yōu)化的Vivado® ASIC增強型設計套件以及近期推出的UltraFast™設計方法，賽靈思可實現(xiàn)的系統(tǒng)級性能和集成度是同類競爭產(chǎn)品的1.5倍乃至2倍，達到超越競爭市場一到兩年的領先一代優(yōu)勢。
供貨情況
賽靈思UltraScale器件得到Vivado Design Suite 2013.4版本的支持Virtex UltraScale器件預計將于2014年上半年正式供貨。
本文由收集整理
下載文檔
