嵌入式測試為串行I/O提供真正的價(jià)值

隨著技術(shù)的進(jìn)步，電子行業(yè)自身在不斷地發(fā)明創(chuàng)新。嵌入式系統(tǒng)設(shè)計(jì)師最清楚這一點(diǎn)，許多人開發(fā)的應(yīng)用之多甚至可以橫跨幾代電子技術(shù)和微處理器技術(shù)。

一路看過來，隨著基本的硬件和軟件的演進(jìn)，當(dāng)然也出現(xiàn)了許多不同的系統(tǒng)開發(fā)和調(diào)試方法。如今，絕大多數(shù)微處理器整合有片上調(diào)試資源，從而設(shè)計(jì)師可以利用低成本的硬件接口進(jìn)行開發(fā)和測試。這類被稱作為嵌入式測試的調(diào)試，極大地有助于嵌入式系統(tǒng)的增長，并將使帶有高速串行I/O的設(shè)計(jì)系統(tǒng)具有更高的效率。

如今，半導(dǎo)體硅片成本的降低使得電子行業(yè)可以利用通信行業(yè)30多年發(fā)展所取得的一些先進(jìn)技術(shù)，特別是串行接口。就當(dāng)數(shù)字系統(tǒng)拼命地與大規(guī)模、高速數(shù)據(jù)傳輸?shù)墓庀到y(tǒng)的處理帶寬保持同步時(shí)，前所未有的對速度和總處理吞吐率的需求激勵(lì)了并行總線結(jié)構(gòu)針對其自身的一些實(shí)際限制進(jìn)行演進(jìn)，為了獲取更高的處理帶寬，PC領(lǐng)域正在鐘情于高速串行接口，向PCI-Express這類總線標(biāo)準(zhǔn)的迅速增長就是例證。

由于PC領(lǐng)域采用了串行接口，這些技術(shù)正在被廣泛接受并確立地位。實(shí)現(xiàn)成本開始下降，這就意味著目前串行接口正在邁上低成本的PC產(chǎn)品和主流數(shù)字產(chǎn)品-換言之，即嵌入式系統(tǒng)之路。我們將再一次看到該演進(jìn)過程：即隨著嵌入式系統(tǒng)和相關(guān)的處理器采用該項(xiàng)新技術(shù)，設(shè)計(jì)團(tuán)隊(duì)必須采用新的開發(fā)和調(diào)試方法來利用高速串口的優(yōu)點(diǎn)。

采用新測試方法

如今，絕大多數(shù)的數(shù)字電路設(shè)計(jì)師還習(xí)慣于采用并行接口和速率為100~200MHz左右的系統(tǒng)時(shí)鐘。的確，有很好的標(biāo)準(zhǔn)，又有熟知的經(jīng)驗(yàn)和工具支持這類選擇。但是，高速(數(shù)吉比特)串行完全是另外一回事。如今，成功配置高速串行接口的設(shè)計(jì)團(tuán)隊(duì)通常聘用在高速信號傳輸(信號完整性)的物理層方面具有特殊經(jīng)驗(yàn)的工程師。由于該方案將有助于將產(chǎn)品成功地推向市場，故需對開發(fā)團(tuán)隊(duì)進(jìn)行較多的改變，以便于將這一先進(jìn)的技術(shù)整合進(jìn)面向主流數(shù)字電子產(chǎn)品市場的設(shè)計(jì)中去。開發(fā)團(tuán)隊(duì)需要更有經(jīng)驗(yàn)的設(shè)計(jì)師，以及所需的設(shè)計(jì)工具和設(shè)計(jì)方法，來解決與以前大不相同的設(shè)計(jì)問題。

第一步是要理解設(shè)計(jì)問題。如何設(shè)計(jì)與過去大不相同的數(shù)字高速串行接口？可能最大的差別在于信號完整性。由于這些主要接口的信號速率都高達(dá)吉比特，將會(huì)出現(xiàn)許多通常只有模擬(或者更像是RF/微波)領(lǐng)域才會(huì)出現(xiàn)的問題。設(shè)計(jì)師這就不像過去那樣只需關(guān)注像建立時(shí)間、保持時(shí)間和上升時(shí)間這類的信號定時(shí)參數(shù)，而是必須關(guān)注像眼圖睜開、比特誤差率和抖動(dòng)著淚的參數(shù)。

另一個(gè)不同之處在于探測設(shè)計(jì)師希望觀測的信號的能力。該功能無論是對于當(dāng)今的半導(dǎo)體的高集成度，還是細(xì)心地調(diào)理信號通道上的信號完整性都不可或缺的。隨著速率上升到3Gbits/s，就需要對信號進(jìn)行一些先行傳輸調(diào)理，來補(bǔ)償傳輸媒質(zhì)的耗損；接收端的信號處理也需要相應(yīng)的濾波，來精確地恢復(fù)信號。同樣，由于有些信號通常都工作在亞微米數(shù)字硅片的低功率環(huán)境，電壓的擺幅較小。這意味著傳統(tǒng)的測試測量方法，即簡單地利用物理探頭來進(jìn)行接觸式探測將變得不太可能，因?yàn)樘筋^自身將會(huì)對信號帶來很大程度的影響。

測試和調(diào)試這些接口時(shí)必須考慮到這些因素所產(chǎn)生的實(shí)際影響。對數(shù)字完整性方面的需求意味著數(shù)字設(shè)計(jì)師必須在驗(yàn)證設(shè)計(jì)所用的標(biāo)準(zhǔn)工具庫內(nèi)添加新的測量類型(或測試設(shè)備)。目前，測量信號完整性的復(fù)雜設(shè)備正在普及，并且隨著從以前的特定應(yīng)用發(fā)展到主流應(yīng)用的過程中還必須不斷演進(jìn)，這些設(shè)備包括眼圖測試、比特誤差率(BER)測試以及抖動(dòng)容差測試設(shè)備。隨著這些信號變得更加靈敏，半導(dǎo)體硅片的集成度變得更高，為了能夠探測這些關(guān)鍵信號，這些測試解決方案還必須不斷演進(jìn)。

解決方案是嵌入式測試

如同微處理器領(lǐng)域中的片上調(diào)試工具和技術(shù)的出現(xiàn)一樣，解決方案應(yīng)該是在硅片上實(shí)現(xiàn)更多的測試功能，至少對于探測問題是如此。由于芯片開發(fā)商非常仔細(xì)地設(shè)計(jì)了信號通道，故對于應(yīng)用設(shè)計(jì)師來說，整合能力并利用這種方法來進(jìn)行關(guān)鍵測量和觀察串口的行為將是最好的方法。這種稱作為嵌入式測試的方法，不需要外觸探頭(探頭自身將引起相關(guān)的問題)，而且可以獲取外部無法獲取的信號的相關(guān)信息(例如被接收機(jī)恢復(fù)實(shí)際眼圖指標(biāo))。

圖1(詳見本刊網(wǎng)站)給出了一個(gè)實(shí)際例子。這里，在速率為6.25Gbits/s的串行鏈路上進(jìn)行的測量顯示，即便物理探頭的限制可以克服，在器件引腳上觀察信號也將導(dǎo)致錯(cuò)誤的結(jié)果，由于采用了先行傳輸信號調(diào)理。如果只是簡單地看一下圖示的信息，人們可能會(huì)斷定該鏈路無法工作，因?yàn)橛^察不到信號眼圖的張開。但是，通過結(jié)合片上測量，如圖中的右側(cè)所示，工程師就能夠確信確實(shí)有一個(gè)信號被接收機(jī)恢復(fù)了。

FGPA的用途

隨著串行技術(shù)在嵌入式系統(tǒng)中的出現(xiàn)，F(xiàn)PGA將扮演一個(gè)重要的作用。長期以來FPGA都是嵌入式設(shè)計(jì)師使用的實(shí)現(xiàn)技術(shù)，而隨著FPGA性價(jià)比的演進(jìn)，其作用正在增加。FPGA正在日益增多地成為一個(gè)集成平臺(tái)，它具有類似片上系統(tǒng)(SoC)的功能，而這些功能則利用可編程的架構(gòu)來實(shí)現(xiàn)。這給嵌入式系統(tǒng)設(shè)計(jì)師帶來了頗多的靈活性，并使他們能在其設(shè)計(jì)中以低成本的方案實(shí)現(xiàn)高集成度。

FPGA提供商也意識到了正在轉(zhuǎn)向串口的這一趨勢，并正在致力于為更多的開發(fā)商提供可用的高速串行技術(shù)。絕大多數(shù)的高端FPGA產(chǎn)品中目前都有數(shù)吉比特的串行I/O功能，該功能也正在開始進(jìn)入低成本的FPGA器件中。FPGA固有的可重新編程能力還為實(shí)現(xiàn)測試功能的測試工具提供一個(gè)真正的機(jī)會(huì)。開發(fā)和測試工具正在涌現(xiàn)出來，這為設(shè)計(jì)師提供了掌握串行接口的行為和質(zhì)量的新方法。這些新工具采用與高速串行技術(shù)指標(biāo)(如BER測量)相關(guān)的測試類型，這就使得它們對以前由于知識面和采購相關(guān)儀器成本所限而沒有考慮過的各類設(shè)計(jì)師來說都是有用的。

測試FPGA中的高速串行I/O

這些工具可用來時(shí)FPGA開發(fā)商測量串行I/O。圖2顯示了一個(gè)此類工具的方框圖。

該工具有三個(gè)基本的部分組成：

1. 實(shí)現(xiàn)片上測試模式生成、BER測量和訪問發(fā)射和接收器控制存儲(chǔ)器的測試內(nèi)核；

2. 測量軟件；

3. 簡單的硬件接口，本例中用JTAG編程電纜來實(shí)現(xiàn)。

人們可以看到，利用該架構(gòu)，通過適當(dāng)?shù)嘏渲眠@三個(gè)部分，就可以建立起一個(gè)測量例程來探測用Xilinx FPGA實(shí)現(xiàn)的高速串行鏈路的工作情況。

這樣的測試工具提供了進(jìn)行三個(gè)基本鏈路測量的能力，所有的都基于BER，其已被廣泛地接受作為高速串口的最終測量。最簡單的就是該工具可以提供鏈路BER測量。該測量在內(nèi)部實(shí)現(xiàn)，并反映從FPGA內(nèi)部的接收器所視的實(shí)際條件，而無須采用傳統(tǒng)測量中通常使用的接觸式探頭來測量器件的引腳。

另一個(gè)感興趣的測量是眼圖測試(圖3詳見本刊網(wǎng)站)，這為迅速掌握鏈路裕度提供了一個(gè)簡單的方式。通過在數(shù)據(jù)眼的單位間隔上重復(fù)進(jìn)行BER測量，可以為用戶提供BER與數(shù)據(jù)眼位置關(guān)系的圖形顯示。最終，通過將眼圖測量功能與發(fā)射和接收控制寄存器訪問相結(jié)合，就能有效地對鏈路進(jìn)行調(diào)整，來獲得最佳的BER。

嵌入式測試的內(nèi)涵

嵌入式系統(tǒng)中對串行I/O的采用將對如何組建設(shè)計(jì)團(tuán)隊(duì)和采用什么工具產(chǎn)生影響。我堅(jiān)信針對這一技術(shù)的嵌入式測試的特殊應(yīng)用將為開發(fā)商帶來有價(jià)值的幫助。在高速串行領(lǐng)域及以外的其它領(lǐng)域許多其它的可能性都與這一概念相關(guān)。很顯然，隨著半導(dǎo)體技術(shù)在復(fù)雜度和功能以及速度等方面的不斷發(fā)展，嵌入式測試方案將為系統(tǒng)設(shè)計(jì)師探究系統(tǒng)提供真正的機(jī)會(huì)，不論是硬件還是軟件。

實(shí)現(xiàn)嵌入式測試要求一定的靈活度，以便將全新的測試拓?fù)浼軜?gòu)和新的測試方案整合到一起來實(shí)現(xiàn)跨度覆蓋到半導(dǎo)體制造商和測試測量提供商的測試解決方案。盡管這些協(xié)作意味著將對行業(yè)帶來挑戰(zhàn)，但卻能為位于競爭的價(jià)值點(diǎn)上的設(shè)計(jì)師帶來全新的、具有價(jià)值的測量功能，這都將是不可否認(rèn)的經(jīng)濟(jì)驅(qū)動(dòng)力。



作者：Bill Schulze

市場和戰(zhàn)略規(guī)劃負(fù)責(zé)人

安捷倫科技

bill_schulze@agilent.com

圖1：高速串行鏈路測試的實(shí)際例子。

圖2：用于高速串行鏈路測試的嵌入式測試解決方案方框圖

圖3：能夠測量鏈路裕度的眼圖測試。