-
剖析減小電磁干擾的PCB設(shè)計原則
摘要：PCB的有效抗干擾設(shè)計，是電子產(chǎn)品設(shè)計的關(guān)鍵環(huán)節(jié)，影響著電路工作的可靠性及穩(wěn)定性。文章剖析了電路板存在電磁干擾的主要原因，從電路板的選取、電路板元器件的布局、電源與地的布線和信號線的布線等方面總結(jié)出
-
淺談PCB敷銅的“弊與利”
敷銅作為PCB設(shè)計的一個重要環(huán)節(jié)，不管是國產(chǎn)的青越鋒PCB設(shè)計軟件，還國外的一些Protel,PowerPCB都提供了智能敷銅功能，那么怎樣才能敷好銅，我將自己一些想法與大家一起分享
-
M67和接收器的典型環(huán)形布線電路圖解
配線：(1)M67和接收器的連接電線，要使用二芯屏蔽線。(2)盡量避免AC動力線輸入導(dǎo)管中布線的走向跟M67和其他接收器中的回線串?dāng)_，避免產(chǎn)生噪聲。(3)DC電源裝置和接收器都應(yīng)
-
M67和接收器的典型環(huán)形布線電路圖解
配線：(1)M67和接收器的連接電線，要使用二芯屏蔽線。(2)盡量避免AC動力線輸入導(dǎo)管中布線的走向跟M67和其他接收器中的回線串?dāng)_，避免產(chǎn)生噪聲。(3)DC電源裝置和接收器都應(yīng)
-
CAN總線布線規(guī)范
今天的CAN總線已從汽車電子慢慢滲透入工業(yè)自動化，醫(yī)療，鐵路等眾多領(lǐng)域。據(jù)我們的數(shù)據(jù)統(tǒng)計，客戶在使用CAN總線時約80%的問題均是由總線布局布線不合理導(dǎo)致，今天我們就來扒一扒CAN總線的布局布線規(guī)范。
-
高頻PCB設(shè)計的實用技巧總結(jié)
PCB設(shè)計的目標(biāo)是更小、更快和成本更低。而由于互連點是電路鏈上最為薄弱的環(huán)節(jié)，在RF設(shè)計中，互連點處的電磁性質(zhì)是工程設(shè)計面臨的主要問題，要考察每個互連點并解決存在的問題。電路板系統(tǒng)的互連包括芯片到電路板、P
-
高速PCB設(shè)計EMI之九大規(guī)則
隨著信號上升沿時間的減小及信號頻率的提高，電子產(chǎn)品的EMI問題越來越受到電子工程師的關(guān)注，幾乎60%的EMI問題都可以通過高速PCB來解決。以下是九大規(guī)則：規(guī)則一：高速信號走線屏蔽規(guī)則 在高速的PCB設(shè)計中，時鐘等關(guān)
-
關(guān)于PCB覆銅時的一些利弊介紹
覆銅作為PCB設(shè)計的一個重要環(huán)節(jié)，不管是國產(chǎn)的青越鋒PCB設(shè)計軟件，還國外的一些Protel，PowerPCB都提供了智能覆銅功能，那么怎樣才能敷好銅，我將自己一些想法與大家一起分
-
PCB設(shè)計中的高頻電路布線技巧
高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來設(shè)置屏
-
PCB設(shè)計中的高頻電路布線技巧
高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來設(shè)置屏蔽，更好地實現(xiàn)就近接地，并有效地降低寄
-
嵌入式DDR總線的布線分析與設(shè)計
引 言嵌入式DDR(Double Data Rate，雙數(shù)據(jù)速率)設(shè)計是含DDR的嵌入式硬件設(shè)計中最重要和最核心的部分。隨著嵌入式系統(tǒng)的處理能力越來越強(qiáng)大，實現(xiàn)的功能越來越多，系統(tǒng)的工
-
混合集成電路的EMC設(shè)計
1 引言混合集成電路(Hybrid Integrated Circuit)是由半導(dǎo)體集成工藝與厚(薄)膜工藝結(jié)合而制成的集成電路。混合集成電路是在基片上用成膜方法制作厚膜或薄膜元件及其互連線，并在同一基片上將分立的半導(dǎo)體芯片、單片
-
農(nóng)村廣播布線電路
農(nóng)村廣播布線電路
-
一款突破性的布線工具
一直以來都有一些人不愿意使用由印刷電路板設(shè)計師設(shè)計的完全自動布線。這有以下幾個原因：第一，自動布線器經(jīng)常無法完成設(shè)計，且剩余布線既困難又耗時，有時需要撤消某些自動布線才能完成。第二，設(shè)計師希望維持對設(shè)
-
PCB三種特殊布線分享及檢查方法詳解
手術(shù)很重要，術(shù)后恢復(fù)也必不可少!各種PCB布線完成之后，就ok了嗎?很顯然，不是!PCB布線后檢查工作也很必須，那么如何對PCB設(shè)計中布線進(jìn)行檢查，為后來的PCB設(shè)計、電路設(shè)
-
印刷布線圖的基本設(shè)計方法和原則要求
一、印刷線路組件布局結(jié)構(gòu)設(shè)計討論一臺性能優(yōu)良的儀器，除選擇高質(zhì)量的元器件，合理的電路外，印刷線路板的組件布局和電氣聯(lián)機(jī)方向的正確結(jié)構(gòu)設(shè)計是決定儀器能否可靠工作的
-
FPGA與CPLD的辨別和分類
FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點和工作原理。通常的分類方法是：將以乘積項結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
-
兩室一廳居室電源布線分配線路圖
兩室一廳居室電源布線分配線路圖
-
凹版膠印機(jī)量產(chǎn) 觸摸面板可印刷
由日本印刷機(jī)廠商小森及其子公司小森機(jī)械、東?？毓山M成的小森集團(tuán)宣布，將正式銷售用于形成觸摸面板金屬布線的凹版膠印機(jī)。小森集團(tuán)預(yù)定在2014年8月27～29日于臺北舉行的“Touch Taiwan 2014”展會上，展
-
FPGA與CPLD的概念及其區(qū)別
一、FPGA與CPLD的基本概念1.CPLDCPLD主要是由可編程邏輯宏單元(LMC，Logic Macro Cell)圍繞中心的可編程互連矩陣單元組成，其中LMC邏輯結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)
jeakjiang
潛力變實力
w32m
快意恩仇
huihua001
yzdxzhangbo
zyx818102
dqly5
gaofei207
jinwandalaohu
lixiang69
fangmailbox
太陽系的天體
qmei2008
asklaibao
szhr998
neomissing
EasierDX
martian618
probigfat
