-
PIC WWVB時鐘設計
有很多DIY WWVB在網(wǎng)絡上的時鐘設計的版本。商業(yè)的“原子”的鐘表價格便宜和廣泛使用，但我想試試我的手，在設計一個獲得接收到WWVB的洞察和了解一點點編程PIC單片機。我的版本是不是最簡單的，但它工作得很
-
晶振的幾種接法
晶振的時鐘基準作用我這里就不用多說了，沒有去查書，憑記憶依稀記得以下兩種常用的接法。 1.這種接法的優(yōu)點就是起振容易，適應頻率范圍比較寬。具體頻率范圍本
-
一種異步FIFO的設計方法
摘要：使用FIFO同步源自不同時鐘域的數(shù)據(jù)是在數(shù)字IC設計中經常使用的方法，設計功能正確的FUFO會遇到很多問題，探討了兩種不同的異步FIFO的設計思路。兩種思路都能夠實現(xiàn)功能正確的PIFO。本文所研究的FIFO，從硬件的
-
理解高性能Σ-Δ ADC中時鐘公差對50Hz/60Hz噪聲抑
摘要：本文探討了時鐘公差對Σ-Δ ADC中低通抽樣和數(shù)字濾波器的影響，特別是對濾波器陷波頻率的影響。窄帶Σ-Δ應用通常利用數(shù)字濾波器提供50Hz、60Hz或50Hz/60Hz的噪聲抑制。在選擇外部時鐘晶體
-
基于CPCI總線的PowerPC主處理板設計
基于CPCI總線的PowerPC主處理板設計
-
FPGA時鐘設計
摘要：在FPGA設計中，為了成功地操作，可靠的時鐘是非常關鍵的。設計不良的時鐘在極限的溫度、電壓下將導致錯誤的行為。在設計PLD／FPGA時通常采用如下四種類型時鐘：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。
-
理解高性能ADC中時鐘公差對50Hz/60Hz噪聲抑制的影響
摘要：RF衰減是無線設計中的常見電路，本應用筆記詳細描述了幾種采用PIN二極管和電流源DAC控制RF衰減的方法。 PIN二極管通常作為TV調諧器中的RF信號以及固定通信設備中寬帶RF的可變衰減器。這類二極管可以作為分立
-
超低抖動時鐘合成器的設計挑戰(zhàn)
該應用筆記提出了超低抖動時鐘合成器的一種設計思路，其目標是產生2GHz時鐘時，邊沿之間的抖動< 100fs。分析和仿真結果表明，要達到這一抖動指標，設計難度遠遠高于預期。關于元器件變量和折衷方案的討論為進一步的研
-
單片機編程中的時鐘中斷
本文以6MHz時鐘的單片機AT89C51系統(tǒng)為例，說明時鐘中斷的應用： 定時器初值與中斷周期 時鐘中斷無需過于頻繁，一般取20mS(50Hz)即可。如需要百分之一秒的時基信號，可取10mS(100Hz)。這里取20mS，用定時器T0工作
-
PCB評估過程中注意因素
要獲得一個能處理布局的PCB工具是容易的;但獲得一個不僅能滿足布局而且能解決你的燃眉之急的工具才是至關重要的?！ ∽鳛檠邪l(fā)人員，考慮的是如何將最新的先進技術集成到產品中。這些先進技術既可以體現(xiàn)在卓越的產品
-
主板的走線和布局設計詳解
對于一塊主板而言，除了應在零部件用料(如采用優(yōu)質電容、三相電源線路等)方面下功夫外，主板的走線和布局設計也是非常重要的。由于主板走線和布局設計的形式很多，技術性非常強，因此這也是優(yōu)質主板與劣質主板的一
-
USB3.0認證的新測試要求和應對方案詳解
隨著主流市場即將演進到SuperSpeed USB，許多設計團隊正力圖加快設計認證。本文將為您提供專家建議參考，幫助您輕松完成這一過程。 盡管市場上已經出現(xiàn)了早期的USB 3.0產品，但主流市場轉向Super
-
USB3.0認證的新測試要求和應對方案詳解
隨著主流市場即將演進到SuperSpeed USB，許多設計團隊正力圖加快設計認證。本文將為您提供專家建議參考，幫助您輕松完成這一過程。 盡管市場上已經出現(xiàn)了早期的USB 3.0產品，但主流市場轉向Super
-
海思采用華大九天SoC時鐘時序工具
作為中國本土最大的電子設計自動化(EDA)軟件工具廠商，華大九天 (HES)近日宣布，通信網(wǎng)絡和數(shù)字媒體集成電路設計公司海思半導體有限公司（HiSilicon Technologies）已選中華大九天的ClockExplorer 和 TimingExplorer
-
LED顯示屏發(fā)送卡設計
該發(fā)送卡由DVI模塊、FPGA控制器、兩路千兆網(wǎng)輸出模塊構成。DVl解碼芯片將解碼得到的數(shù)據(jù)和控制信號傳給FPGA控制器，F(xiàn)PGA通過內部的RAM 進行緩存，并做了更換時鐘域和位寬變換的操作，然后將處理后的數(shù)據(jù)通過千兆網(wǎng)輸出。
-
LED顯示屏發(fā)送卡設計
該發(fā)送卡由DVI模塊、FPGA控制器、兩路千兆網(wǎng)輸出模塊構成。DVl解碼芯片將解碼得到的數(shù)據(jù)和控制信號傳給FPGA控制器，F(xiàn)PGA通過內部的RAM 進行緩存，并做了更換時鐘域和位寬變換的操作，然后將處理后的數(shù)據(jù)通過千兆網(wǎng)輸出。
-
試用手記：為國產FPGA正名(五，外擴SFR使用)
題記：本以為這個國產FPGA的就此夭折，沒想到權衡之后，在性能打些折扣的情況下還是重新?lián)炱饋砹?。從剛接觸這個器件的時候特權同學就很關心它的硬核可擴展性，Avalone接口用上手了，當然很希望這個51硬核也能夠提供
-
單片機編程技巧－時鐘中斷
功能強大的時鐘中斷 在單片機程序設計中，設置一個好的時鐘中斷，將能使一個CPU發(fā)揮兩個CPU的功效，大大方便和簡化程序的編制，提高系統(tǒng)的效率與可操作性。我們可以把一些例行的及需要定時執(zhí)行的程序放在時鐘中
-
高速轉換器時鐘分配器件的端接
高速轉換器時鐘分配器件的端接
-
PIC16C64單片機外部功能特點
PIC16C64單片機外部功能特點
