講座

日本老年人學(xué)習(xí)手機(jī)支付：雜志社面向60至80歲老人開講座

9月12日，據(jù)外媒報道，日本一家名為《halmek》的雜志社面向60至80歲老人開講座，以幫助日本老年人學(xué)習(xí)手機(jī)支付功能。 據(jù)悉，日本10月之后，消費(fèi)稅率將從8%上調(diào)至10%。并且開始實施手機(jī)支付返還

高速PCB設(shè)計仿真講座三十五

7.2.2 創(chuàng)建一個連接兩板的Design Link 在后仿真以及我們從PCB板上直接抽取拓?fù)溥M(jìn)行仿真時，必須建立兩板之間互聯(lián)器件管腳映射關(guān)系的 DesignLink 模型，下面是建立 DesignLink 模型的過程： 1、 在 PCB SI 窗口中選擇

高速PCB設(shè)計仿真講座三十

3）Rel Prop Delay 項，如圖 5－5 所示。圖5-5 設(shè)置 Rel Prop Delay值對于一些有相對延時要求的網(wǎng)絡(luò)，可以在該處設(shè)置相對延時值。 35、 Rule Name：相對延時網(wǎng)絡(luò)的規(guī)則名，具有相同規(guī)則命名的網(wǎng)絡(luò)為同一組相對延時網(wǎng)

EMI/EMC設(shè)計講座（七）印刷電路板的EMI噪訊對策技巧

隨著電子組件功能提升，各種電子產(chǎn)品不斷朝向高速化方向發(fā)展，然而高性能化、多功能化、可攜帶化的結(jié)果，各式各樣的EMC(Electro Magnetic Compatibility)問題，卻成為設(shè)計者揮之不去的夢魘。 目前EMI(Electro Magne

高速PCB設(shè)計仿真講座二十二

3.6 手工建立和調(diào)整拓?fù)?3.6.1 手工建立和調(diào)整拓樸的作用 上次我們講述了自動提取拓樸在 SigXplorer中進(jìn)行仿真的過程，但當(dāng)我們還沒有 PCB時，有時需要選擇器件，并對方案進(jìn)行評估，這時就需要手工建立拓樸。手工建立

高速PCB設(shè)計仿真講座三十二

3、選擇 InterconnectModels欄（圖 6－3） Unrouted Interconnect Models部分采用默認(rèn)設(shè)置； Crosstalk 部分設(shè)置為： a、Geometry Window 10mil b、Min Coupled Length 300milc、Min Neighbor Capacitance 0.1pF其它

高速PCB設(shè)計仿真講座九

在上一步驟（疊層參數(shù)設(shè)置）進(jìn)行完之后，接下來點(diǎn)擊“Next”按鈕，下面就是對DC網(wǎng)絡(luò)的電平值進(jìn)行設(shè)置了。鼠標(biāo)點(diǎn)擊Database Setup Advisor—DC Nets窗口內(nèi)的“Identify DC Nets”按鈕，就會彈出Identify DC Nets窗口（

高速PCB設(shè)計仿真講座四

1.2 高速PCB仿真的重要意義 1.2.1 板級SI仿真的重要意義 過去，PCB性能要采用一系列儀器測試原型(通常接近成品)來評定。電路的復(fù)雜性增加之后，多層板和高密度出現(xiàn)了，人們開始用自動布線工具來處理日益復(fù)雜的元器件

EMI/EMC設(shè)計講座-印刷電路板的映像平面

高速PCB設(shè)計仿真講座六

1.3.2 基于CADENCE Allegro 工具的板極仿真設(shè)計的流程 Cadence 板級系統(tǒng)設(shè)計的基本思路可用圖 2.2 所示的完整流程給予描述，各部分內(nèi)容如下： 1. 項目管理器（Project Manager） 管理項目設(shè)計所使用的工具及工具所產(chǎn)

EMI/EMC講座-多層通孔和分離平面的概念

高速PCB設(shè)計仿真講座一

Cadence軟件是我們公司統(tǒng)一使用的原理圖設(shè)計、PCB 設(shè)計、高速仿真的 EDA工具。進(jìn)行仿真工作需要有很多方面的知識，須對高速設(shè)計的理論有較全面的認(rèn)識，并對具體的單板原理有一定的了解，還需具備仿真庫的相關(guān)知識等。

EMI/EMC設(shè)計講座(四)印刷電路板的映像平面

一個映像平面（image plane）是一層銅質(zhì)導(dǎo)體（或其它導(dǎo)體），它位于一個印刷電路板（PCB）里面。它可能是一個電壓平面，或鄰近一個電路或訊號路由層（signal routing layer）的0V參考平面。1990年代，映像平面的觀念

高速PCB設(shè)計仿真講座十

2.2.4 器件賦上相應(yīng)的模型在進(jìn)行仿真前，要將器件賦上相應(yīng)的模型，CADENCE 應(yīng)用 DML 模型，這種模型可以從 IBIS 轉(zhuǎn)換而來。在Database Setup Advisor－Device Setup窗口中點(diǎn)擊“Next”，將進(jìn)入Database Setup Adviso

高速PCB設(shè)計仿真講座十六

在設(shè)置好仿真參數(shù)后，現(xiàn)在我們可以開始提取拓樸模型，并運(yùn)用 SigXplorer 軟件進(jìn)行仿真。 3.1 自動提取拓?fù)?在介紹自動提取拓?fù)淝?，先介紹一下關(guān)于物理 net（Physical Net）與 Xnet（Electrical Net）的概念，如圖 3-

高速PCB設(shè)計仿真講座十四

2.5 仿真分析參數(shù)設(shè)置 在仿真之前，還需要對信號的仿真分析參數(shù)進(jìn)行設(shè)置。 在PCB SI界面中選擇Analyze＝》SI/EMI＝》Preferences菜單，彈出Analysis Prefences窗口。1） 首先選擇DeviceModels標(biāo)簽，如下圖2-27所示：

高速PCB設(shè)計仿真講座二十

3.4 SigXplorer 中的仿真過程： 1、 在發(fā)送端IOCell模型的TRISTATE上點(diǎn)擊一下，在彈出的下面窗口中選擇Pulse選項：圖3－14 設(shè)定激勵端Stimulus State 組合框： l Pulse:表示激勵信號為連續(xù)脈沖方波，就是時鐘源性質(zhì)的

高速PCB設(shè)計仿真講座十七

3.1.2 在 PCB SI 的Constraint Manager中抽取拓?fù)?1、選擇菜單Constraints＝》Electrical Constraint Spreadsheet或者點(diǎn)擊工具欄圖標(biāo)打開約束管理器窗口。 2、左邊的樹狀窗口選擇 Net＝》Routing＝》Wiring，見下圖所

高速PCB設(shè)計仿真講座二

1.1.2 邊緣速率引發(fā)高速問題 EDA設(shè)計工程師發(fā)現(xiàn) SI問題的起因不僅僅是高速設(shè)計。真正的原因不是系統(tǒng)時鐘速率的提高，而是驅(qū)動器上升和下降時間的縮短。隨著芯片制造工藝技術(shù)的進(jìn)步及IC制造商轉(zhuǎn)向采用 0.25 微米或更小

高速PCB設(shè)計仿真講座十九

3.3 SigXplorer 中的仿真參數(shù)設(shè)置： 同樣，在SigXplorer中對具體的拓樸進(jìn)行仿真時，還需要對一些相關(guān)參數(shù)進(jìn)行設(shè)置，有些參數(shù)在PCB SI中已經(jīng)設(shè)置了，在SigXplorer中要進(jìn)行確認(rèn)。 選擇菜單Analyze＝》Preference打開An