-
高速PCB設計仿真講座二十九
第五章 設置約束及賦予PCB 按照前面的仿真過程，可以確定傳輸線的線長和拓撲形式，下面要把這些結(jié)果設置到相應的網(wǎng)絡中，作為布線器的約束條件。對 Reflection有要求的信號通常添加長度約束、最大過孔數(shù)量約束和最大
-
高速PCB設計仿真講座十三
2.2.5 使用SI Audit 進行核查 在Database Setup Advisor－SI Models窗口中點擊 “Next” 按鈕， 將進入Database Setup Advisor－SI Audit窗口，點擊該窗口的中央的“SI Audit”按鈕， Net Audit 窗口就會彈出，該窗口
-
高速PCB設計仿真講座十八
3.2 改變 SigXplorer 中的電路參數(shù) 現(xiàn)在我們已經(jīng)進入到 SigXplorer，它的界面如圖 3－7 所示，在 SigXplorer中我們開始進行拓樸結(jié)構(gòu)的仿真。圖 3-7 SigXplorer 630界面在界面的下方，有表格選項，包括 Parameters、
-
高速PCB設計仿真講座五
1.3 高速 PCB 仿真設計基本流程 1.3.1 PCB仿真設計的一般流程：圖 2 PCB 仿真設計的一般流程原理圖設計階段： 編制元件表、建立連線網(wǎng)表、建立元器件封裝庫、確定電路邏輯符號與物理器件的映射（指定元器件封裝） PC
-
高速PCB設計仿真講座十二
3.2.4.2 手工給器件賦模型 如果需要手工調(diào)用模型，請按下面的步驟進行： 由于Cadence軟件不能直接使用IBIS模型，所以IBIS模型必須轉(zhuǎn)換成Cadence可識別的DML文件才可以，轉(zhuǎn)換的菜單在上圖3-11最下端的Translate＝》ib
-
高速PCB設計仿真講座三十六
7.2.3 仿真通過 Design Link連接的網(wǎng)絡 一、 在 PCB SI中進行反射仿真，生成 Report: 1、 選擇 Analyze－SI/EMI Sim－Initialize 菜單 2、 在Signal Analysis Initialization 窗口的System Configuration Setup部分的
-
高速PCB設計仿真講座二十七
4.3 源同步接口仿真過程 源同步技術(shù)是指數(shù)據(jù)和時鐘/鎖存并行傳輸。由于源同步接口信號工作在“相對”的時鐘系統(tǒng)下，這樣對全局系統(tǒng)時鐘的skew要求就可降低，在時序方程中就不需要flight time（飛行時間）這一變量，傳
-
高速PCB設計仿真講座二十四
上面的兩章主要是針對信號完整性來進行的仿真，時序的仿真過程與上述的是一致的，但時序還涉及到很多概念與數(shù)據(jù)計算，在這一章中主要講述時序仿真的一些概念。 4.1 時序(TIMING)的一些參數(shù) Cadence所完成的時序仿真實
-
高速PCB設計仿真講座十一
3.2.4.1 用公司仿真庫給器件賦模型 我們公司有統(tǒng)一的仿真庫，所以要求用統(tǒng)一的仿真庫流程進行模型配置。公司的仿真庫由專人進行維護和管理。在使用仿真庫時直接調(diào)用總庫的 NDX 進行瀏覽或查詢，自動給器件賦上模型，
-
EMI/EMC設計講座:印刷電路板的映像平面
