講座

高速PCB設(shè)計(jì)仿真講座二十九

第五章 設(shè)置約束及賦予PCB 按照前面的仿真過程，可以確定傳輸線的線長(zhǎng)和拓?fù)湫问剑旅嬉堰@些結(jié)果設(shè)置到相應(yīng)的網(wǎng)絡(luò)中，作為布線器的約束條件。對(duì) Reflection有要求的信號(hào)通常添加長(zhǎng)度約束、最大過孔數(shù)量約束和最大

高速PCB設(shè)計(jì)仿真講座十三

2.2.5 使用SI Audit 進(jìn)行核查 在Database Setup Advisor－SI Models窗口中點(diǎn)擊 “Next” 按鈕， 將進(jìn)入Database Setup Advisor－SI Audit窗口，點(diǎn)擊該窗口的中央的“SI Audit”按鈕， Net Audit 窗口就會(huì)彈出，該窗口

高速PCB設(shè)計(jì)仿真講座十八

3.2 改變 SigXplorer 中的電路參數(shù) 現(xiàn)在我們已經(jīng)進(jìn)入到 SigXplorer，它的界面如圖 3－7 所示，在 SigXplorer中我們開始進(jìn)行拓樸結(jié)構(gòu)的仿真。圖 3-7 SigXplorer 630界面在界面的下方，有表格選項(xiàng)，包括 Parameters、

高速PCB設(shè)計(jì)仿真講座五

1.3 高速 PCB 仿真設(shè)計(jì)基本流程 1.3.1 PCB仿真設(shè)計(jì)的一般流程：圖 2 PCB 仿真設(shè)計(jì)的一般流程原理圖設(shè)計(jì)階段： 編制元件表、建立連線網(wǎng)表、建立元器件封裝庫(kù)、確定電路邏輯符號(hào)與物理器件的映射（指定元器件封裝） PC

高速PCB設(shè)計(jì)仿真講座十二

3.2.4.2 手工給器件賦模型 如果需要手工調(diào)用模型，請(qǐng)按下面的步驟進(jìn)行： 由于Cadence軟件不能直接使用IBIS模型，所以IBIS模型必須轉(zhuǎn)換成Cadence可識(shí)別的DML文件才可以，轉(zhuǎn)換的菜單在上圖3-11最下端的Translate＝》ib

高速PCB設(shè)計(jì)仿真講座三十六

7.2.3 仿真通過 Design Link連接的網(wǎng)絡(luò) 一、 在 PCB SI中進(jìn)行反射仿真，生成 Report: 1、 選擇 Analyze－SI/EMI Sim－Initialize 菜單 2、 在Signal Analysis Initialization 窗口的System Configuration Setup部分的

高速PCB設(shè)計(jì)仿真講座二十七

4.3 源同步接口仿真過程 源同步技術(shù)是指數(shù)據(jù)和時(shí)鐘/鎖存并行傳輸。由于源同步接口信號(hào)工作在“相對(duì)”的時(shí)鐘系統(tǒng)下，這樣對(duì)全局系統(tǒng)時(shí)鐘的skew要求就可降低，在時(shí)序方程中就不需要flight time（飛行時(shí)間）這一變量，傳

高速PCB設(shè)計(jì)仿真講座二十四

上面的兩章主要是針對(duì)信號(hào)完整性來進(jìn)行的仿真，時(shí)序的仿真過程與上述的是一致的，但時(shí)序還涉及到很多概念與數(shù)據(jù)計(jì)算，在這一章中主要講述時(shí)序仿真的一些概念。 4.1 時(shí)序(TIMING)的一些參數(shù) Cadence所完成的時(shí)序仿真實(shí)

高速PCB設(shè)計(jì)仿真講座十一

3.2.4.1 用公司仿真庫(kù)給器件賦模型 我們公司有統(tǒng)一的仿真庫(kù)，所以要求用統(tǒng)一的仿真庫(kù)流程進(jìn)行模型配置。公司的仿真庫(kù)由專人進(jìn)行維護(hù)和管理。在使用仿真庫(kù)時(shí)直接調(diào)用總庫(kù)的 NDX 進(jìn)行瀏覽或查詢，自動(dòng)給器件賦上模型，

EMI/EMC設(shè)計(jì)講座:印刷電路板的映像平面