阻抗

Xilinx的可控制阻抗匹配（DC/XCITE）技術(shù)和SI方案

AnalogicTech推出低阻抗半橋MOSFET驅(qū)動(dòng)器AAT4910

PCB設(shè)計(jì)影響阻抗的因素

UHF頻段RFID近場(chǎng)天線的阻抗測(cè)量方法

引言超高頻（UHF）頻段的射頻識(shí)別（RFID）近場(chǎng)讀寫(xiě)器天線（NFRA）由于其在單品識(shí)別方面應(yīng)用的潛力[1]，對(duì)環(huán)境的不敏感性和比HF 天線更高的讀寫(xiě)速度，正引起多方面的關(guān)注。U

電路板設(shè)計(jì)為什么要阻抗匹配（一）

PCB Layout中的阻抗匹配與0歐姆電阻

電路板設(shè)計(jì)重如何進(jìn)行阻抗控制？

挖空另外談到挖空，有一些情況是一開(kāi)始就要挖。一種是天線凈空區(qū)，Connector到天線彈片間，還會(huì)有一組天線的匹配電路，因?yàn)檫@塊區(qū)域，是天線凈空區(qū)，因此多半會(huì)將線寬弄成跟匹配組件一樣。以0402組件為例，零件的寬度

設(shè)計(jì)電路板時(shí)為何要阻抗匹配？

電纜阻抗是如何定義的？ 電纜的特性阻抗是電纜中傳送波的電場(chǎng)強(qiáng)度和磁場(chǎng)強(qiáng)度之比。（伏特/米）/（安培/米）=歐姆 歐姆定律表明，如果在一對(duì)端子上施加電壓（E），此電路中測(cè)量到電流（I），則可以用下列等式確定阻抗

用一個(gè)串聯(lián)反饋電路來(lái)設(shè)定輸出阻抗節(jié)省產(chǎn)生3dB的輸出功率損耗

人們經(jīng)常對(duì)運(yùn)放采用串聯(lián)終結(jié)方式，以匹配負(fù)載的阻抗。但這種實(shí)用方法會(huì)在終結(jié)電阻上產(chǎn)生3dB的輸出功率損耗（圖1）。較新型運(yùn)放采用3V和5V工作，限制了輸出擺幅，這意味著應(yīng)

高質(zhì)量PCB設(shè)計(jì)-抑制共阻抗干擾措施

PCB高速信號(hào)阻抗簡(jiǎn)析

線路板設(shè)計(jì)阻抗匹配的方法

電路板設(shè)計(jì)阻抗控制講解（一）

PCB布線中地線的定義及阻抗

什么是阻抗板？

阻抗匹配

50歐姆作為PCB阻抗傳輸線的緣由

電路板設(shè)計(jì)阻抗控制講解（二）

影響印刷電路板（PCB）的特性阻抗因素及對(duì)策

摘要：本文給出了印刷電路板(PCB)特性阻抗的定義，分析了影響特性阻抗的因素及PCB的構(gòu)造參數(shù)對(duì)特性阻抗精度的影響．最后給出了一些對(duì)策。0 引 言 我國(guó)正處在以經(jīng)濟(jì)建設(shè)為中心和改革開(kāi)放的大好形勢(shì)下，電子工業(yè)的年增

特性阻抗和頻率有關(guān)嗎？