-
ModelSim仿真加速策略：提升FPGA與ASIC設(shè)計驗證效率
在FPGA和ASIC設(shè)計流程中，仿真驗證是一個至關(guān)重要的環(huán)節(jié)。ModelSim作為業(yè)界領(lǐng)先的仿真工具，以其強大的功能和高效的仿真速度贏得了廣泛的應用。然而，隨著設(shè)計復雜度的不斷提升，仿真時間也隨之延長，成為制約設(shè)計周期的關(guān)鍵因素。本文將深入探討ModelSim仿真加速的策略，旨在幫助設(shè)計工程師提高驗證效率，縮短設(shè)計周期。
-
SM3雜湊算法的ASIC設(shè)計與實現(xiàn)
隨著信息化時代的到來，信息安全已成為人們關(guān)注的焦點。密碼雜湊算法作為信息安全領(lǐng)域的重要工具，在數(shù)據(jù)完整性校驗、數(shù)字簽名等方面發(fā)揮著至關(guān)重要的作用。SM3雜湊算法作為我國自主研發(fā)的密碼雜湊算法，具有較高的安全性和性能，在保障我國信息安全方面具有重要意義。本文將探討SM3雜湊算法的ASIC設(shè)計與實現(xiàn)，并附上部分關(guān)鍵代碼。
-
芯片和IP核供應商Rambus推出支持HBM3的內(nèi)存子系統(tǒng)
（全球TMT2021年8月25日訊）芯片和IP核供應商Rambus Inc.宣布推出支持HBM3的內(nèi)存接口子系統(tǒng)，內(nèi)含完全集成的PHY和數(shù)字控制器。憑借高達8.4Gbps的突破性數(shù)據(jù)傳輸速率，該解決
-
世芯電子進駐合肥”芯之城” 企業(yè)發(fā)展邁出穩(wěn)健的一步
世芯電子為企業(yè)全球布局再次邁出穩(wěn)健的一步! 為進一步提升服務(wù)質(zhì)量與業(yè)務(wù)發(fā)展需求，全球無晶圓廠ASIC設(shè)計領(lǐng)導廠商世芯電子宣布，在合肥市高新區(qū)“芯之城”成立子公司-捷芯科技(合肥)有限公司。22日世芯電子集成電路高端設(shè)計服務(wù)項目簽約儀式，在市委書記吳存榮、國家集成電路產(chǎn)業(yè)投資基金總裁丁文武、市長凌云等多位重要政府官員與世芯電子董事長關(guān)建英、CEO沈翔霖的見證下，由合肥高新區(qū)代表王節(jié)和世芯電子COO倪捷代表雙方簽約。
-
如何在FPGA和ASIC設(shè)計中結(jié)合高速USB功能
通用串行總線已經(jīng)很普遍了，這是由于其使用簡單，隨插即用，并具有魯棒性的優(yōu)點。USB已經(jīng)找到了進入曾經(jīng)使用串口、并口作為其host接口的計算機外設(shè)的方式，需要接口到host計算機的產(chǎn)品現(xiàn)在也把USB作為其主要選擇。U
-
探究最佳的結(jié)構(gòu)化ASIC設(shè)計方法
由于與深亞微米標準單元ASIC相關(guān)的非重復性工程費用(NRE)越來越大，設(shè)計周期又很長，因此利用結(jié)構(gòu)化ASIC進行定制IC設(shè)計的吸引力正變得越來越大。結(jié)構(gòu)化ASIC能以極具競爭力的
-
ASIC設(shè)計服務(wù)何去何從?高端應用和中國客戶是兩大關(guān)鍵詞
【導讀】“Is ASIC dead ?”這是剛剛落下帷幕的2013“深圳(國際)集成電路創(chuàng)新與應用展”(China IC Expo，簡稱CICE)上業(yè)界熱議的一個話題。的確，現(xiàn)如今FPGA越來越“強勢”，越來越多地將ARM核、MCU、DSP等融合進來，
-
典型ASIC設(shè)計詳細流程
典型ASIC設(shè)計具有下列相當復雜的流程：1) 、結(jié)構(gòu)及電氣規(guī)定。2)、RTL級代碼設(shè)計和仿真測試平臺文件準備。3)、為具有存儲單元的模塊插入BIST(Design For test 設(shè)計)。4)、為了驗證設(shè)計功能,進行完全設(shè)計的動態(tài)仿真。5
-
FPGA全面圍堵，富士通ASIC設(shè)計服務(wù)將何去何從？
“Is ASIC dead ?”這是剛剛落下帷幕的2013“深圳(國際)集成電路創(chuàng)新與應用展”(China IC Expo，簡稱CICE)上業(yè)界熱議的一個話題。的確，現(xiàn)如今FPGA越來越“強勢”，越來越多地將ARM核
-
ASIC設(shè)計服務(wù)何去何從？高端應用和中國客戶是兩大關(guān)鍵詞
“Is ASIC dead ?”這是剛剛落下帷幕的2013“深圳(國際)集成電路創(chuàng)新與應用展”(China IC Expo，簡稱CICE)上業(yè)界熱議的一個話題。的確，現(xiàn)如今FPGA越來越“強勢”，越來越多地將ARM核
-
AES加密算法的高速低功耗ASIC設(shè)計
摘 要：本文提出了一個AES加密算法的高速低功耗ASIC設(shè)計方案，使用Synopsys設(shè)計流程和VeriSilicON 0.18μm CMOS工藝，實現(xiàn)了最高工作頻率410MHz，數(shù)據(jù)吞吐率5.23Gbps，功耗為58 mW。采用改進算法(T盒算法)，將輪變
-
新工具提升ASIC設(shè)計驗證效率及可靠性
通常情況下，在進行開發(fā)時會遇到這些問題:一是時間和成本，兩者對開發(fā)周期都有一定的要求。尤其是對于需要團隊合作共同進行的大規(guī)模開發(fā)，其設(shè)計資源開銷比較大。二是可靠性，產(chǎn)品設(shè)計對設(shè)計師本身有要求。在傳統(tǒng)設(shè)計
-
探究最佳的結(jié)構(gòu)化ASIC設(shè)計方法
探究最佳的結(jié)構(gòu)化ASIC設(shè)計方法
-
第5屆SoCIP研討展覽會的報名登記現(xiàn)已開始
21ic訊 SoCIP會議組織者—S2C 宣布2012年SoCIP研討展覽會的報名登記現(xiàn)已開始。全天會議將分別于2012年5月22日在上海，5月24日在北京舉辦。SoCIP會議已發(fā)展成為中國領(lǐng)先的SoC/ASIC設(shè)計會議之一。北京和上海各限定
-
平臺ASIC架構(gòu)與傳統(tǒng)ASIC設(shè)計對比分析
采用先進半導體工藝，結(jié)構(gòu)化ASIC平臺可以提供更多經(jīng)預定義、預驗證和預擴散的金屬層，并支持各種存儲器接口，能簡化接口設(shè)計和時序問題。本文詳細介紹了結(jié)構(gòu)化ASIC平臺的這些特點和性能。 最新的ASIC設(shè)計架構(gòu)能夠大大
-
基于ARM9的SD/MMC卡控制器的ASIC設(shè)計
基于ARM9的SD/MMC卡控制器的ASIC設(shè)計
-
基于ARM9的SD/MMC卡控制器的ASIC設(shè)計
基于ARM9的SD/MMC卡控制器的ASIC設(shè)計
-
EDA技術(shù)的應用及發(fā)展趨勢
EDA的應用EDA在教學、科研、產(chǎn)品設(shè)計與制造等各方面都發(fā)揮著巨大的作用。在教學方面，幾乎所有理工科（特別是電子信息）類的高校都開設(shè)了EDA課程。主要是讓學生了解EDA的基本概念和基本原理、掌握用HDL語言編寫規(guī)范、
-
智原Q3營收同比減少18%
近日消息，據(jù)臺媒報道，根據(jù)ASIC設(shè)計服務(wù)暨硅智財(IP)研發(fā)銷售廠商智原科技(Faraday Technology)于日前發(fā)布的2011年第三季自結(jié)財報顯示，該公司當季營收為新臺幣13.71億元，較去年同期減少18%，較上一季減少1.8%。稅
-
55nm創(chuàng)新工藝震動消費類終端ASIC設(shè)計服務(wù)市場
近日，在西安舉辦的2011中國半導體行業(yè)協(xié)會集成電路設(shè)計分會年會上，富士通半導體宣布其ASIC/COT業(yè)務(wù)部將在明年陸續(xù)推出兩套創(chuàng)新的55nm標準單元，可幫助中國便攜消費類終端IC設(shè)計公司以65nm的成本水平實現(xiàn)功耗大幅降
