引言 大規(guī)??删幊踢壿嬈骷﨏PLD和FPGA是當今應(yīng)用最廣泛的兩類可編程邏輯器件,電子設(shè)計工程師利用它可以在辦公室或?qū)嶒炇以O(shè)計出所自己所需要的專用芯片和專用產(chǎn)品,從而大大縮短了產(chǎn)品上市時間,降低了開發(fā)成本。
在目前的DVB-C廣播電視系統(tǒng)的傳輸接口中,有兩種MPEG-2視頻傳輸接口標準:異步串行接口標準 ASI和同步并行接口SPI。SPI一共有11位有用信號,每位信號差分成兩個信號用來提高傳輸抗干擾性,在物理鏈接上用DB25傳輸,因
摘要:介紹了超聲波測犀以及用CPLD來實現(xiàn)測量控制與數(shù)據(jù)處理的原理,并著重介紹了一些具體的處理方法。通過溫度補償?shù)姆椒▽鞑ニ俣扔枰孕U到y(tǒng)能實時地測量數(shù)據(jù),具有硬件結(jié)構(gòu)簡單、工作可靠、測量誤差小等特
作為DSP 芯片與外界交換數(shù)據(jù)的重要關(guān)口,外擴存儲器接口的優(yōu)劣程度直接影響著DSP 的適應(yīng)性和控制功能,同時,高性能、靈活性強的外部存儲器接口也是利用DSP 搭建圖像采集處理系統(tǒng)的重要保證。基于上述原因,本文提出了一
VC5402與外部存儲器的接口設(shè)計
VC5402與外部存儲器的接口設(shè)計
以C8051F020單片機為核心處理器,設(shè)計了仿人手臂形假肢的控制系統(tǒng)。系統(tǒng)采用單片機自身集成的PCA模塊產(chǎn)生占空比可調(diào)的PWM信號用于驅(qū)動三個直流電機,采用定時器產(chǎn)生頻率信號用于驅(qū)動三個步進電機,采用CPLD對各個關(guān)節(jié)控制量的檢測并實時地反饋給控制器實現(xiàn)實時控制。在此基礎(chǔ)上設(shè)計出了按鍵控制和語音控制兩種控制方式。該系統(tǒng)不但結(jié)構(gòu)簡單、操作方便,而且可靠性高。
本文提出了采用通過市面上常見的Flash ROM芯片替代專用PROM的方式,通過DSP的外部高速總線進行FPGA加載;既節(jié)約了系統(tǒng)成本,也能達到FPGA上電迅速加載的目的;特別適用于在FPGA調(diào)試后期,待固化程序的階段。下面以兩片Xilinx公司Virtex-4系列XC4VLX60芯片為例,詳細介紹采用TI公司的TMS320C61416 DSP控制FPGA芯片數(shù)據(jù)加載的軟硬件設(shè)計。
TMS320C61416控制FPGA數(shù)據(jù)加載設(shè)計
本文使用了多個CCD攝像頭同步獲取不同位置信息,利用CPLD的邏輯控制功能配合PCI總線以DMA方式同步傳輸數(shù)據(jù)供上層的應(yīng)用軟件對采集到的數(shù)據(jù)進行實時處理。從而很好地滿足尺寸、精度和實時性的要求。
本文設(shè)計了一套基于視頻解碼芯片SAA7114H與CPLD的實時圖像采集系統(tǒng),其硬件結(jié)構(gòu)簡單,系統(tǒng)穩(wěn)定,完全滿足基于DSP的活動目標跟蹤系統(tǒng)的需要,具有很強的實用性,稍加改動即可用于其他場合,如監(jiān)控系統(tǒng)等。
本文設(shè)計了一套基于視頻解碼芯片SAA7114H與CPLD的實時圖像采集系統(tǒng),其硬件結(jié)構(gòu)簡單,系統(tǒng)穩(wěn)定,完全滿足基于DSP的活動目標跟蹤系統(tǒng)的需要,具有很強的實用性,稍加改動即可用于其他場合,如監(jiān)控系統(tǒng)等。
本文設(shè)計了一套基于視頻解碼芯片SAA7114H與CPLD的實時圖像采集系統(tǒng),其硬件結(jié)構(gòu)簡單,系統(tǒng)穩(wěn)定,完全滿足基于DSP的活動目標跟蹤系統(tǒng)的需要,具有很強的實用性,稍加改動即可用于其他場合,如監(jiān)控系統(tǒng)等。
本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計了一個多路信號采集電路,包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換,CPLD控制等。采用硬件描述語言Verilog HDL編程,通過采用CPLD使數(shù)據(jù)采集的實時性得到提高。
摘要:介紹了一種采用DM642和CPLD相配合的擴展鍵盤方法。CPLD管理鍵盤電路中的芯片邏輯,DM642的外部中斷監(jiān)控按鍵的狀態(tài)。簡單闡述了鍵盤的分類,給出系統(tǒng)的硬件電路原理圖,在CCS軟件中調(diào)試程序方法。仿真結(jié)果表明,
目前,關(guān)于視覺系統(tǒng)的研究已經(jīng)成為熱點,也有開發(fā)出的系統(tǒng)可供參考。但這些系統(tǒng)大多是基于PC機的,由于算法和硬件結(jié)構(gòu)的復(fù)雜性而使其在小型嵌入式系統(tǒng)中的應(yīng)用受到了限制。上述系統(tǒng)將圖像數(shù)據(jù)采集后,視覺處理算法是
本文著重介紹用M4A5-128P64-10VC設(shè)計LED顯示屏的控制電路。
本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計流程,驗證了利用現(xiàn)有IP Core設(shè)計的可行性和高效性。在設(shè)計過程中,硬件(實驗評估板)的設(shè)計和基于IP Core的算法設(shè)計可同步進行,避免了兩者因異步帶來的設(shè)計周期的延長。實踐證明本文的設(shè)計思路和實現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺的設(shè)計方案。
本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計了一個多路信號采集電路,包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換,CPLD控制等。采用硬件描述語言Verilog HDL編程,通過采用CPLD使數(shù)據(jù)采集的實時性得到提高。
摘要:介紹了一種采用DM642和CPLD相配合的擴展鍵盤方法。CPLD管理鍵盤電路中的芯片邏輯,DM642的外部中斷監(jiān)控按鍵的狀態(tài)。簡單闡述了鍵盤的分類,給出系統(tǒng)的硬件電路原理圖,在CCS軟件中調(diào)試程序方法。仿真結(jié)果表明,