-
降采樣FIR濾波器的設(shè)計(jì)與硬件實(shí)現(xiàn)
摘要：提出了一種完整的降采樣FIR濾波器的設(shè)計(jì)和硬件實(shí)現(xiàn)方法。該方法首先利用matlab工具箱自帶的FDAtool設(shè)計(jì)出降采樣FIR濾波器的系數(shù)，然后采用橫向抽頭式結(jié)構(gòu)進(jìn)行硬件實(shí)現(xiàn)。硬件實(shí)現(xiàn)時(shí)，先利用FIR濾波器系數(shù)對稱的
-
基于SoPC的FIR濾波器設(shè)計(jì)與實(shí)現(xiàn)
分析了FIR濾波器幾種常見實(shí)現(xiàn)方法的原理與不足；提出一種基于SoPC的FIR濾波器設(shè)計(jì)；介紹了系統(tǒng)的設(shè)計(jì)流程及實(shí)現(xiàn)方法；結(jié)合Matlab給出FIR濾波器的仿真結(jié)果。整個(gè)設(shè)計(jì)以Altera公司現(xiàn)場可編程邏輯器芯片EP3C25E144C8N為核心，具有程序簡單，調(diào)試方便的特點(diǎn)，有一定的實(shí)用價(jià)值及應(yīng)用前景。
-
適合單片機(jī)實(shí)時(shí)處理的簡單FIR濾波器設(shè)計(jì)
l 引 言 近年來，心臟病的發(fā)病率不斷上升，為了使病人能夠隨時(shí)隨地得到診治，科研人員研制了多種便攜式移動心電監(jiān)護(hù)設(shè)備。在研制便攜式心電監(jiān)護(hù)設(shè)備時(shí)，既要考慮使 用者攜帶及使用方便，又要保證采集到高質(zhì)量的心
-
基于流水線技術(shù)的并行高效FIR濾波器設(shè)計(jì)
摘要：基于流水線技術(shù)，利用FPGA進(jìn)行并行可重復(fù)配置高精度的FIR濾波器設(shè)計(jì)。使用VHDL可以很方便地改變?yōu)V波器的系數(shù)和階數(shù)。在DSP中采用這種FIR濾波器的設(shè)計(jì)方法可以充分發(fā)揮FPGA的優(yōu)勢。數(shù)字濾波器可以濾除多余的噪聲
-
基于流水線技術(shù)的并行高效FIR濾波器設(shè)計(jì)
摘要：基于流水線技術(shù)，利用FPGA進(jìn)行并行可重復(fù)配置高精度的FIR濾波器設(shè)計(jì)。使用VHDL可以很方便地改變?yōu)V波器的系數(shù)和階數(shù)。在DSP中采用這種FIR濾波器的設(shè)計(jì)方法可以充分發(fā)揮FPGA的優(yōu)勢。數(shù)字濾波器可以濾除多余的噪聲
-
FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)研究
為了研究不同結(jié)構(gòu)的FIR數(shù)字濾波器FPGA實(shí)現(xiàn)對數(shù)字多普勒接收機(jī)中FPGA器件資源消耗及其實(shí)現(xiàn)的濾波器的速度性能，在Xilinx ISE-l0．1開發(fā)平臺中，采用Verilog HDL語言分別實(shí)現(xiàn)了FIR數(shù)字濾波器的改進(jìn)的串行結(jié)構(gòu)、并行結(jié)構(gòu)以及DA結(jié)構(gòu)，并在ModelSim仿真驗(yàn)證平臺中仿真了實(shí)現(xiàn)設(shè)計(jì)。結(jié)果表明，改進(jìn)串行結(jié)構(gòu)的實(shí)現(xiàn)消耗資源少但濾波速度慢，并行結(jié)構(gòu)的實(shí)現(xiàn)濾波速度快但消耗資源多，而DA算法的實(shí)現(xiàn)速度僅取決于輸入數(shù)據(jù)的寬度，所以濾波速度通常較快且消耗的資源較少。
-
多相技術(shù)以小規(guī)模實(shí)現(xiàn)大型濾波器
在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號處理（ DSP ）的應(yīng)用，從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計(jì)人員的工具箱的支柱之一是有限脈沖響應(yīng)（ FIR ）濾波器。FIR濾波器越長（有大量的抽頭），濾波器的響應(yīng)越好。然
-
多相技術(shù)以小規(guī)模實(shí)現(xiàn)大型濾波器
多相技術(shù)以小規(guī)模實(shí)現(xiàn)大型濾波器
-
采用DSPBuilder的FIR濾波器的方案實(shí)現(xiàn)
1.引言 在信息信號處理過程中，如對信號的過濾、檢測、預(yù)測等，都要使用濾波器，數(shù)字濾波器是數(shù)字信號處理（DSP，DigitalSignalProcessing）中使用最廣泛的一種器件。常用的濾波器有無限長單位脈沖響應(yīng)（ⅡR）濾
-
采用DSPBuilder的FIR濾波器的方案實(shí)現(xiàn)
采用DSPBuilder的FIR濾波器的方案實(shí)現(xiàn)
-
3G移動通信中脈沖成形FIR濾波器的ASIC實(shí)現(xiàn)結(jié)構(gòu)
一、引言? 當(dāng)今許多電信公司正密切關(guān)注著他們所致力的3G產(chǎn)品的研制和開發(fā)，例如移動終端、基站以及其它大量的網(wǎng)絡(luò)設(shè)備。無可置疑地，3G產(chǎn)品和業(yè)務(wù)已經(jīng)成為無線通信市場的主流，而其中CDMA，尤其是寬帶CDMA(W-CDM
-
3G移動通信中脈沖成形FIR濾波器的ASIC實(shí)現(xiàn)結(jié)構(gòu)
數(shù)字濾波器是語音與圖像處理和模式識別等應(yīng)用中的一種基本數(shù)字信號處理部件。本文提出了一種3G移動通信脈沖成形FIR濾波器的定向系統(tǒng)芯片實(shí)現(xiàn)結(jié)構(gòu):基于分布式運(yùn)算(DA,即Distributed Arithmetic)結(jié)構(gòu)的查表法。使用了Alter公司的FPGA芯片-EP1K50QC208-3,階數(shù)和位數(shù)以及濾波器特性均可方便改變。
-
32階FIR濾波器的FPGA實(shí)現(xiàn)
隨著軟件無線電的發(fā)展。對于濾波器的處理速度要求越來越高。傳統(tǒng)的FIR濾波器一般采用通用DSP處理器，但是DSP處理器采用的是串行運(yùn)算，而FPGA是現(xiàn)場可編程陣列，可以實(shí)現(xiàn)專用集成電路，另外還可以采用純并行結(jié)構(gòu)
-
32階FIR濾波器的FPGA實(shí)現(xiàn)
隨著軟件無線電的發(fā)展。對于濾波器的處理速度要求越來越高。傳統(tǒng)的FIR濾波器一般采用通用DSP處理器，但是DSP處理器采用的是串行運(yùn)算，而FPGA是現(xiàn)場可編程陣列，可以實(shí)現(xiàn)專用集成電路，另外還可以采用純并行結(jié)構(gòu)
-
基于MATLAB的數(shù)字基帶傳輸?shù)?FIR濾波器的設(shè)計(jì)
O 引言 目前，數(shù)字基帶傳輸已廣泛地應(yīng)用于利用對稱電纜構(gòu)成的近程數(shù)據(jù)通信系統(tǒng)之中。隨著數(shù)字通信技術(shù)的發(fā)展，基帶傳輸方式不僅可以用于低速數(shù)據(jù)傳輸，而且也可以用于高速數(shù)據(jù)傳輸。然而數(shù)字基帶傳輸也同樣不可
-
基于MATLAB與QUARTUS II的 FIR濾波器設(shè)計(jì)與驗(yàn)證
1 引言 FIR數(shù)字濾波器能夠滿足濾波器對幅度和相位特性的嚴(yán)格要求，避免模擬濾波器的溫漂和噪聲等問題，具有精確的線性相位、易于硬件實(shí)現(xiàn)和系統(tǒng)穩(wěn)定等優(yōu)點(diǎn)，可廣泛應(yīng)用于現(xiàn)代電子通信系統(tǒng)。實(shí)際信號處理應(yīng)用往往
-
基于MATLAB與QUARTUS II的 FIR濾波器設(shè)計(jì)與驗(yàn)證
1 引言 FIR數(shù)字濾波器能夠滿足濾波器對幅度和相位特性的嚴(yán)格要求，避免模擬濾波器的溫漂和噪聲等問題，具有精確的線性相位、易于硬件實(shí)現(xiàn)和系統(tǒng)穩(wěn)定等優(yōu)點(diǎn)，可廣泛應(yīng)用于現(xiàn)代電子通信系統(tǒng)。實(shí)際信號處理應(yīng)用往往
-
基于DSP Builder的16階FIR濾波器實(shí)現(xiàn)
現(xiàn)場可編程門陣列(FPGA)器件廣泛用于數(shù)字信號處理領(lǐng)域．而使用VHDL或VerilogHDL語言進(jìn)行設(shè)計(jì)的難度較大。提出一種采用DSP Builder實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的設(shè)計(jì)流程，設(shè)計(jì)一個(gè)16階的FIR低通濾波器，并完成了軟硬件的仿真與驗(yàn)證。結(jié)果表明，該方法簡單易行，可滿足設(shè)計(jì)要求，它驗(yàn)證了采用DSP Builder實(shí)現(xiàn)濾波器設(shè)計(jì)的獨(dú)特優(yōu)勢。
-
基于DSP Builder的16階FIR濾波器實(shí)現(xiàn)
現(xiàn)場可編程門陣列(FPGA)器件廣泛用于數(shù)字信號處理領(lǐng)域．而使用VHDL或VerilogHDL語言進(jìn)行設(shè)計(jì)的難度較大。提出一種采用DSP Builder實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的設(shè)計(jì)流程，設(shè)計(jì)一個(gè)16階的FIR低通濾波器，并完成了軟硬件的仿真與驗(yàn)證。結(jié)果表明，該方法簡單易行，可滿足設(shè)計(jì)要求，它驗(yàn)證了采用DSP Builder實(shí)現(xiàn)濾波器設(shè)計(jì)的獨(dú)特優(yōu)勢。
