現(xiàn)場可編程門陣列(FPGA)器件廣泛用于數(shù)字信號(hào)處理領(lǐng)域.而使用VHDL或VerilogHDL語言進(jìn)行設(shè)計(jì)的難度較大。提出一種采用DSP Builder實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)方案,按照Matlab/Simulink/DSP Builder/Modelsim/QuartusⅡ的設(shè)計(jì)流程,設(shè)計(jì)一個(gè)16階的FIR低通濾波器,并完成了軟硬件的仿真與驗(yàn)證。結(jié)果表明,該方法簡單易行,可滿足設(shè)計(jì)要求,它驗(yàn)證了采用DSP Builder實(shí)現(xiàn)濾波器設(shè)計(jì)的獨(dú)特優(yōu)勢。
前言 由空氣動(dòng)力學(xué)原理,當(dāng)超音速運(yùn)動(dòng)的物體,由于運(yùn)動(dòng)速度大于局部聲速時(shí)會(huì)產(chǎn)生激波,彈道聲波是超聲速彈丸飛行時(shí)沖擊空氣分子所形成的激波( Shock waves)。采用激波原理進(jìn)行報(bào)靶是一項(xiàng)具有挑戰(zhàn)性的技術(shù),它利
前言 由空氣動(dòng)力學(xué)原理,當(dāng)超音速運(yùn)動(dòng)的物體,由于運(yùn)動(dòng)速度大于局部聲速時(shí)會(huì)產(chǎn)生激波,彈道聲波是超聲速彈丸飛行時(shí)沖擊空氣分子所形成的激波( Shock waves)。采用激波原理進(jìn)行報(bào)靶是一項(xiàng)具有挑戰(zhàn)性的技術(shù),它利
近年來,隨著集成芯片制造技術(shù)的發(fā)展,可編程邏輯器件(PLD)在速度和集成度兩方面得到了飛速提高。由于它具有功耗低、體積小、集成度高、速度快、開發(fā)周期短、費(fèi)用低、用戶可定義功能及可重復(fù)編程和擦寫等許多優(yōu)點(diǎn),
0 引言 數(shù)字濾波器是一種用來過濾時(shí)間離散信號(hào)的數(shù)字系統(tǒng),通過對(duì)抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理來達(dá)到頻域。濾波的目的。根據(jù)其單位沖激響應(yīng)函數(shù)的時(shí)域特性可分為兩類:無限沖激響應(yīng)(IIR)濾波器和有限沖激響應(yīng)(FIR)濾波
近年來,隨著集成芯片制造技術(shù)的發(fā)展,可編程邏輯器件(PLD)在速度和集成度兩方面得到了飛速提高。由于它具有功耗低、體積小、集成度高、速度快、開發(fā)周期短、費(fèi)用低、用戶可定義功能及可重復(fù)編程和擦寫等許多優(yōu)點(diǎn),
新一代CPLD及其應(yīng)用
0 引言 數(shù)字濾波器是一種用來過濾時(shí)間離散信號(hào)的數(shù)字系統(tǒng),通過對(duì)抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理來達(dá)到頻域。濾波的目的。根據(jù)其單位沖激響應(yīng)函數(shù)的時(shí)域特性可分為兩類:無限沖激響應(yīng)(IIR)濾波器和有限沖激響應(yīng)(FIR)濾波
0 引言 數(shù)字濾波器是一種用來過濾時(shí)間離散信號(hào)的數(shù)字系統(tǒng),通過對(duì)抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理來達(dá)到頻域。濾波的目的。根據(jù)其單位沖激響應(yīng)函數(shù)的時(shí)域特性可分為兩類:無限沖激響應(yīng)(IIR)濾波器和有限沖激響應(yīng)(FIR)濾波
摘要:現(xiàn)代通信系統(tǒng)中,數(shù)字化已成為發(fā)展的必然趨勢,數(shù)字信號(hào)處理則是數(shù)字系統(tǒng)中的重要環(huán)節(jié)。在數(shù)字信號(hào)處理方面提出一種級(jí)聯(lián)信號(hào)處理器的FPGA實(shí)現(xiàn)方案,用以取代昂貴的專用數(shù)字處理芯片。首先對(duì)級(jí)聯(lián)信號(hào)處理器做了
提出一種基于全相位幅頻特性補(bǔ)償?shù)腇IR濾波器設(shè)計(jì)算法,此方法可通過設(shè)置頻移參數(shù)λ來控制邊界頻率。該方法采用了偶對(duì)稱的頻率采樣模式,對(duì)兩個(gè)子濾波器作了反向的相移處理,另外還構(gòu)造了一全相位單窗濾波器用于幅頻特性補(bǔ)償,再將此補(bǔ)償濾波器和各子濾波器進(jìn)行組合即可形成各種低通、高通、帶通、陷波類型的濾波器。