PLL

關(guān)注283人關(guān)注

我要報(bào)錯(cuò)

鎖相環(huán)(PLL: Phase-locked loops)是一種利用反饋控制原理實(shí)現(xiàn)的頻率及相位的同步技術(shù)，其作用是將電路輸出的時(shí)鐘與其外部的參考時(shí)鐘保持同步。當(dāng)參考時(shí)鐘的頻率或相位發(fā)生改變時(shí)，鎖相環(huán)會(huì)檢測(cè)到這種變化，并且通過(guò)其內(nèi)部的反饋系統(tǒng)來(lái)調(diào)節(jié)輸出頻率，直到兩者重新同步，這種同步又稱(chēng)為“鎖相”

PLL調(diào)頻解調(diào)器(LM565CN、RC4558DN)

　　如圖所示電路采用LM565CN構(gòu)成10kHz±3kHz的調(diào)頻解調(diào)電路。將V1和V2的差分解調(diào)輸出用圖(b)的A1差分放大器進(jìn)行電平位移并放大，再由A2構(gòu)成的有源LPF濾除20kHz的脈動(dòng)分量。 function resizeImage(evt,obj){ newX=

通信電路
2008-10-15

PLL 解調(diào)器調(diào)頻 RC
如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問(wèn)題

在任何高速數(shù)字電路設(shè)計(jì)中，處理噪聲和電磁干擾(EMI)都是一個(gè)必然的挑戰(zhàn)。處理音視頻和通信信號(hào)的數(shù)字信號(hào)處理(DSP)系統(tǒng)特別容易遭受這些干擾，設(shè)計(jì)時(shí)應(yīng)該及早搞清楚潛在的噪聲和干擾源，并及早采取措施將這些干擾降到最小。

單片機(jī)
2008-05-26

噪聲 EMI DSP系統(tǒng) PLL
如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問(wèn)題

在任何高速數(shù)字電路設(shè)計(jì)中，處理噪聲和電磁干擾(EMI)都是一個(gè)必然的挑戰(zhàn)。處理音視頻和通信信號(hào)的數(shù)字信號(hào)處理(DSP)系統(tǒng)特別容易遭受這些干擾，設(shè)計(jì)時(shí)應(yīng)該及早搞清楚潛在的噪聲和干擾源，并及早采取措施將這些干擾降到最小。

線性電源
2008-05-23

噪聲 EMI DSP系統(tǒng) PLL
如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問(wèn)題

在任何高速數(shù)字電路設(shè)計(jì)中，處理噪聲和電磁干擾(EMI)都是一個(gè)必然的挑戰(zhàn)。處理音視頻和通信信號(hào)的數(shù)字信號(hào)處理(DSP)系統(tǒng)特別容易遭受這些干擾，設(shè)計(jì)時(shí)應(yīng)該及早搞清楚潛在的噪聲和干擾源，并及早采取措施將這些干擾降到最小。

數(shù)字電源
2008-05-23

噪聲 EMI DSP系統(tǒng) PLL
深圳第一動(dòng)力科技公司獲Gaintech中國(guó)區(qū)代理權(quán)

深圳市第一動(dòng)力科技有限公司(Firstpower Tech)成立于2005年，一直專(zhuān)注于電子元器件的分銷(xiāo)業(yè)務(wù)，公司目前擁有員工46人，全國(guó)有4個(gè)分公司。隨著業(yè)務(wù)的不斷擴(kuò)大，第一動(dòng)力于2007年涉足授權(quán)分銷(xiāo)領(lǐng)域，在獲得了日本Holon中

消費(fèi)電子
2008-04-25

力科 AI TE PLL
系統(tǒng)時(shí)鐘源的比較選擇及高性能PLL的發(fā)展趨勢(shì)

在所有電子系統(tǒng)中，時(shí)鐘相當(dāng)于心臟，時(shí)鐘的性能和穩(wěn)定性直接決定著整個(gè)系統(tǒng)的性能。典型的系統(tǒng)時(shí)序時(shí)鐘信號(hào)的產(chǎn)生和分配包含多種功能，如振蕩器源、轉(zhuǎn)換至標(biāo)準(zhǔn)邏輯電平的部件以及時(shí)鐘分配網(wǎng)絡(luò)

模擬
2008-01-28

合成器系統(tǒng)時(shí)鐘 BSP PLL
采用PLL技術(shù)的合成頻率源設(shè)計(jì)

介紹分頻鎖相頻率合成技術(shù)。通過(guò)對(duì)鎖相環(huán)工作過(guò)程及相位噪聲等的基本原理的分析,采用PLL技術(shù)成功設(shè)計(jì)了1.8 GHz鎖相頻率源。

模擬
2007-12-19

頻率源壓控振蕩器 BSP PLL
低噪聲、集成的VCO/PLL RF合成器滿足了無(wú)線基礎(chǔ)設(shè)施的需求(圖)

無(wú)線通信應(yīng)用中的合成器在無(wú)線通信系統(tǒng)設(shè)計(jì)中，為混頻器與調(diào)制解調(diào)器生成本地振蕩器(LO)時(shí)鐘的合成器是決定系統(tǒng)性能高低的關(guān)鍵組件。其會(huì)直接降低系統(tǒng)性能裕量，進(jìn)而影響接收機(jī)的靈敏度、發(fā)送器的誤差矢量幅度(EVM

通信技術(shù)
2007-12-12

集成低噪聲合成器 PLL
高分辨率PLL頻率合成器（ADI）

Analog Devices, Inc.（ADI）公司發(fā)布ADF4157——一款最新的高頻率、小數(shù)N分頻鎖相環(huán)（PLL）頻率合成器，適合用于需要低相位噪聲和超精細(xì)控制分辨率的應(yīng)用，例如衛(wèi)星通信、專(zhuān)用集群移動(dòng)通信網(wǎng)（PMR）、儀器和無(wú)線基站設(shè)備，其中包括那些支持GSM，PCS，DCS， WiMAX，CDMA 和W-CDMA網(wǎng)絡(luò)。

通信技術(shù)
2007-11-30

高分辨率頻率合成器 ADI PLL
基于MAX7044/7033的無(wú)線收發(fā)電路

介紹頻率范圍為450~300 MHz，接收靈敏度一114 dBm，發(fā)射輸出功率+13 dBm，ASK調(diào)制解調(diào)，數(shù)據(jù)速率達(dá)到100 kbps，基于MAX7044/MAX7033的300~450 MHz ASK無(wú)線收發(fā)電路的技術(shù)特性、引腳功能、內(nèi)部結(jié)構(gòu)、工作原理、應(yīng)用電路，以及需要注意的LNA輸入匹配電路、PCB板設(shè)計(jì)、與微控制器接口等問(wèn)題．

通信技術(shù)
2006-05-25

無(wú)線收發(fā) 收發(fā)電路 BSP PLL
ADI推出PLL合成器及軟件設(shè)計(jì)工具

增加RF產(chǎn)品種類(lèi) －新的ADIsimPLL3.0版支持更多的器件種類(lèi)，增強(qiáng)了庫(kù)和仿真的功能；新的低頻和高頻PLL合成器適合無(wú)線基站應(yīng)用。 2006年5月22日美國(guó)模擬器件公司，全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商，今日在

通信技術(shù)
2006-05-24

軟件設(shè)計(jì) 合成器 ADI PLL

首頁(yè) 上一頁(yè) 3 4 5 6 7 8 9 10 11 12 下一頁(yè) 尾頁(yè)

cm1z
EverEin
jejeje
夏洛克柯南
mellonl
我有RPWT
icetea98
ka1266
yuhunewton
aqing11111
說(shuō)到底
877049204
zzx0577
syq800
唯愛(ài)珊
zfmcs51
gaohq
yanyuroom
han686090
bsxgy

PLL

PLL調(diào)頻解調(diào)器(LM565CN、RC4558DN)

如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問(wèn)題

如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問(wèn)題

如何避免在DSP系統(tǒng)中出現(xiàn)噪聲和EMI問(wèn)題

深圳第一動(dòng)力科技公司獲Gaintech中國(guó)區(qū)代理權(quán)

系統(tǒng)時(shí)鐘源的比較選擇及高性能PLL的發(fā)展趨勢(shì)

采用PLL技術(shù)的合成頻率源設(shè)計(jì)

低噪聲、集成的VCO/PLL RF合成器滿足了無(wú)線基礎(chǔ)設(shè)施的需求(圖)

高分辨率PLL頻率合成器（ADI）

基于MAX7044/7033的無(wú)線收發(fā)電路

ADI推出PLL合成器及軟件設(shè)計(jì)工具

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(283人)

熱門(mén)活動(dòng)

課程視頻