PLL

關(guān)注110人關(guān)注

我要報(bào)錯(cuò)

鎖相環(huán)(PLL: Phase-locked loops)是一種利用反饋控制原理實(shí)現(xiàn)的頻率及相位的同步技術(shù)，其作用是將電路輸出的時(shí)鐘與其外部的參考時(shí)鐘保持同步。當(dāng)參考時(shí)鐘的頻率或相位發(fā)生改變時(shí)，鎖相環(huán)會(huì)檢測(cè)到這種變化，并且通過(guò)其內(nèi)部的反饋系統(tǒng)來(lái)調(diào)節(jié)輸出頻率，直到兩者重新同步，這種同步又稱(chēng)為“鎖相”

完全集成的PLL發(fā)送器ATA5749及其應(yīng)用

概述 ATA5749是一款集成了完整小數(shù)分頻器(fractional-N)的PLL射頻發(fā)送器IC，適用于輪胎氣壓計(jì)、遙控?zé)o鍵入口和被動(dòng)式入口汽車(chē)應(yīng)用。ATA5749采用幅移鍵控(ASK)和閉環(huán)頻移鍵控(FSK)調(diào)制，僅使用13．000 0 MHz晶體

通信技術(shù)
2009-07-31

集成 PLL 發(fā)送器 BSP
一種基于DDS和PLL技術(shù)本振源的設(shè)計(jì)與實(shí)現(xiàn)

現(xiàn)代頻率合成技術(shù)正朝著高性能、小型化的方向發(fā)展，應(yīng)用最為廣泛的是直接數(shù)字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數(shù)字頻率合成器和鎖相環(huán)頻率合成器的基本原理，簡(jiǎn)述用直接數(shù)字頻率合成器(AD9954)和鎖相環(huán)頻率合成器(ADF4112)所設(shè)計(jì)的本振源的實(shí)現(xiàn)方案，重點(diǎn)闡述了系統(tǒng)的硬件實(shí)現(xiàn)，包括系統(tǒng)原理、主要電路單元設(shè)計(jì)等，并且對(duì)系統(tǒng)的相位噪聲和雜散性能做了簡(jiǎn)要分析，最后給出了系統(tǒng)測(cè)試結(jié)果。

模擬
2009-07-02

相位噪聲 DDS PLL BSP
基于DDS驅(qū)動(dòng)PLL結(jié)構(gòu)的寬帶頻率合成器設(shè)計(jì)

摘要：結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn)，研制并設(shè)計(jì)了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分辨率、低雜散、寬頻段頻率合成器，并對(duì)該頻率合成器進(jìn)行了分析和仿真，從仿真和測(cè)試結(jié)果

電子設(shè)計(jì)自動(dòng)化
2009-05-15

寬帶頻率合成器 DDS PLL
鎖相環(huán)在矩陣變換器中的應(yīng)用

矩陣交換器的電氣性能十分理想。它具有輸出頻率不受電網(wǎng)頻率限制等諸多優(yōu)點(diǎn)。在矩陣變換器實(shí)現(xiàn)中的關(guān)鍵環(huán)節(jié)是獲取電網(wǎng)電壓相位。在電網(wǎng)平衡時(shí)傳統(tǒng)矩陣變換器是基于過(guò)零點(diǎn)檢測(cè)進(jìn)行相位獲取。隨著配電網(wǎng)中各種電力電子設(shè)備的增加，電網(wǎng)遭到嚴(yán)重污染，并且隨時(shí)可能發(fā)生波動(dòng)。這種非理想條件下，鎖相環(huán)便成為解決問(wèn)題的有效途徑。

消費(fèi)電子
2009-04-29

鎖相環(huán) 矩陣變換器 PLL BSP
全數(shù)字鎖相環(huán)的設(shè)計(jì)及分析

　　1 引言　　鎖相環(huán)是一種能使輸出信號(hào)在頻率和相位上與輸入信號(hào)同步的電路，即系統(tǒng)進(jìn)入鎖定狀態(tài)(或同步狀態(tài))后，震蕩器的輸出信號(hào)與系統(tǒng)輸入信號(hào)之間相差為零，或者保持為常數(shù)。傳統(tǒng)的鎖相環(huán)各個(gè)部件都是由模擬電

模擬
2009-03-13

全數(shù)字鎖相環(huán) AD PLL BSP
基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

簡(jiǎn)單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu)和工作原理，提出一種在FPGA的基礎(chǔ)上可增大全數(shù)字鎖相環(huán)同步范圍的設(shè)計(jì)方法，并給出了部分verilog HDL設(shè)計(jì)程序的代碼和仿真波形。

電子設(shè)計(jì)自動(dòng)化
2009-03-10

FPGA 全數(shù)字鎖相環(huán) PLL BSP
基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

嵌入式軟件
2009-03-07

FPGA 全數(shù)字鎖相環(huán) PLL BSP
PLL調(diào)頻解調(diào)器(4046)

如圖所示電路采用4046 PLL器件構(gòu)成調(diào)頻解調(diào)電路，中頻FM輸入信號(hào)通過(guò)電路解調(diào)輸出低頻信號(hào)。

通信電路
2008-10-16

解調(diào)器調(diào)頻 PLL BSP
NE561B構(gòu)成的雙邊帶調(diào)制解調(diào)器

如圖所示為由NE561B構(gòu)成的雙邊帶調(diào)制解調(diào)電路。該電路輸入調(diào)制信號(hào)的載波頻率f0=1MHz。AM調(diào)制信號(hào)加在乘法器輸入端的同時(shí)，也通過(guò)Rv1、CY1、RY2和CY2加到相位檢波電路上，并把PLL的VCO的頻率鎖定在f0上。 function

通信電路
2008-10-16

調(diào)制解調(diào)器調(diào)制信號(hào) PLL BSP
PLL調(diào)頻解調(diào)器(LM565CN、RC4558DN)

如圖所示電路采用LM565CN構(gòu)成10kHz±3kHz的調(diào)頻解調(diào)電路。將V1和V2的差分解調(diào)輸出用圖(b)的A1差分放大器進(jìn)行電平位移并放大，再由A2構(gòu)成的有源LPF濾除20kHz的脈動(dòng)分量。 function resizeImage(evt,obj){ newX=evt.

通信電路
2008-10-16

解調(diào)器調(diào)頻 RC PLL
PLL調(diào)頻解調(diào)器(4046)

如圖所示電路采用4046 PLL器件構(gòu)成調(diào)頻解調(diào)電路，中頻FM輸入信號(hào)通過(guò)電路解調(diào)輸出低頻信號(hào)。 function resizeImage(evt,obj){ newX=evt.x; newY=evt.y; obj.width=newX; obj.height=newY; }

通信電路
2008-10-15

解調(diào)器調(diào)頻 PLL BSP
由NE561B構(gòu)成的雙邊帶調(diào)制解調(diào)器

如圖所示為由NE561B構(gòu)成的雙邊帶調(diào)制解調(diào)電路。該電路輸入調(diào)制信號(hào)的載波頻率f0=1MHz。AM調(diào)制信號(hào)加在乘法器輸入端的同時(shí)，也通過(guò)Rv1、CY1、RY2和CY2加到相位檢波電路上，并把PLL的VCO的頻率鎖定在f0上。 function

通信電路
2008-10-15

調(diào)制解調(diào)器調(diào)制信號(hào) PLL BSP
PLL調(diào)頻解調(diào)器(LM565CN、RC4558DN)

　　如圖所示電路采用LM565CN構(gòu)成10kHz±3kHz的調(diào)頻解調(diào)電路。將V1和V2的差分解調(diào)輸出用圖(b)的A1差分放大器進(jìn)行電平位移并放大，再由A2構(gòu)成的有源LPF濾除20kHz的脈動(dòng)分量。 function resizeImage(evt,obj){ newX=

通信電路
2008-10-15

解調(diào)器調(diào)頻 RC PLL

首頁(yè) 上一頁(yè) 3 4 5 6 7 8 9 10 11 12 下一頁(yè) 尾頁(yè)

氯化鈣補(bǔ)鈣
shenyaoo
18503088884
風(fēng)云ljh
mounthill
timixiaoyouxi
shell.albert
Benjaminsein
xiaokefei
hm365703550
jasonyeh333
江陽(yáng)
朱德榮
Afei1106
tianxing008
caoqing
ddb_21ic
asd1006461468
wangshujun
瞎折騰

PLL

完全集成的PLL發(fā)送器ATA5749及其應(yīng)用

一種基于DDS和PLL技術(shù)本振源的設(shè)計(jì)與實(shí)現(xiàn)

基于DDS驅(qū)動(dòng)PLL結(jié)構(gòu)的寬帶頻率合成器設(shè)計(jì)

鎖相環(huán)在矩陣變換器中的應(yīng)用

全數(shù)字鎖相環(huán)的設(shè)計(jì)及分析

基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

PLL調(diào)頻解調(diào)器(4046)

NE561B構(gòu)成的雙邊帶調(diào)制解調(diào)器

PLL調(diào)頻解調(diào)器(LM565CN、RC4558DN)

PLL調(diào)頻解調(diào)器(4046)

由NE561B構(gòu)成的雙邊帶調(diào)制解調(diào)器

PLL調(diào)頻解調(diào)器(LM565CN、RC4558DN)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(110人)

熱門(mén)活動(dòng)

課程視頻