STM32——時(shí)鐘系統(tǒng)介紹

一、時(shí)鐘樹

?????? 普通的MCU，一般只要配置好GPIO 的寄存器，就可以使用了。STM32為了實(shí)現(xiàn)低功耗，設(shè)計(jì)了非常復(fù)雜的時(shí)鐘系統(tǒng)，必須開啟外設(shè)時(shí)鐘才能使用外設(shè)資源。

? ? ? ? 左邊開始，從時(shí)鐘源一步步分配 到外設(shè)時(shí)鐘。

? ? ? ? 從時(shí)鐘頻率來說，又分為高速時(shí)鐘和低速時(shí)鐘，高速時(shí)鐘是提供給芯片主體的主時(shí)鐘，而低速時(shí)鐘只是提供給芯片中的 RTC（實(shí)時(shí)時(shí)鐘）及獨(dú)立看門狗使用。

? ? ? ? 從芯片角度來說，時(shí)鐘源分為內(nèi)部時(shí)鐘與外部時(shí)鐘源，內(nèi)部時(shí)鐘是在芯片內(nèi)部 RC 振蕩器產(chǎn)生的，起振較快，所以時(shí)鐘在芯片剛上電的時(shí)候，默認(rèn)使用 內(nèi)部高速時(shí)鐘。而外部時(shí)鐘信號(hào)是由外部的晶振輸入的，在精度和穩(wěn)定性上都有很大優(yōu)勢(shì)，所以上電之后我們?cè)偻ㄟ^軟件配置，轉(zhuǎn)而采用外部時(shí)鐘信號(hào)。

?

二、4個(gè)時(shí)鐘源

高速外部時(shí)鐘（HSE）：以外部晶振作時(shí)鐘源，晶振頻率可取范圍為4~16MHz，我們一般采用 8MHz 的晶振。

高速內(nèi)部時(shí)鐘（HSI）： 由內(nèi)部 RC 振蕩器產(chǎn)生，頻率為 8MHz，但不穩(wěn)定。

低速外部時(shí)鐘（LSE）：以外部晶振作時(shí)鐘源，主要提供給實(shí)時(shí)時(shí)鐘模 塊，所以一般采用 32.768KHz。

低速內(nèi)部時(shí)鐘（LSI）：由內(nèi)部 RC 振蕩器產(chǎn)生，也主要提供給實(shí)時(shí)時(shí)鐘模 塊，頻率大約為 40KHz。

?

三、高速外部時(shí)鐘HSE分析（8M）

1、 從左端的 OSC_OUT 和 OSC_IN 開始，這兩個(gè)引腳分別接到外部晶振的兩端。

2、 8MHz 的時(shí)鐘遇到了第一個(gè)分頻器PLLXTPRE（ HSEdivider for PLLentry），在這個(gè)分頻器中，可以通過寄存器配置，選擇它的輸出。它的 輸出時(shí)鐘可以是對(duì)輸入時(shí)鐘的二分頻或不分頻。我們選擇不分頻，所以經(jīng)過PLLXTPRE后，還是 8MHz 的時(shí)鐘。

3、 8MHz 的時(shí)鐘遇到開關(guān)PLLSRC（PLL entryclock source），我們可以選擇其輸出，輸出為外部高速時(shí)鐘（ HSE）或是內(nèi)部高速時(shí)鐘 （ HSI）。這里選擇輸出為 HSE，接著遇到鎖相環(huán)PLL， 具有倍頻作 用，在這里我們可以輸入倍頻因子PLLMUL（PLLmultiplicationfactor）。經(jīng)過PLL 的時(shí)鐘稱為 PLLCLK。倍頻因子我們?cè)O(shè)定為 9 倍頻，也就是說，經(jīng)過PLL之后，我們的時(shí)鐘從原來 8MHz 的 HSE 變?yōu)?72MHz。

4、 緊接著又遇到了一個(gè)開關(guān)SW，經(jīng)過這個(gè)開關(guān)之后就是 STM32 的系統(tǒng)時(shí)鐘（SYSCLK）了。通過這個(gè)開關(guān)，可以切換SYSCLK 的時(shí)鐘源，可以選擇為 HSI、 PLLCLK、 HSE。我們選擇為 PLLCLK 時(shí)鐘，所以 SYSCLK 就 為 72MHz 了。

5、 PLLCLK 在輸入到 SW 前，還流向了 USB 預(yù)分頻器，這個(gè)分頻器輸出為USB 外設(shè)的時(shí)鐘（ USBCLK）。

6、 回到 SYSCLK， SYSCLK 經(jīng)過 AHB預(yù)分頻器，分頻后再輸入到其它外設(shè)。如輸出到稱為HCLK、 FCLK 的時(shí)鐘，還直接輸出到 SDIO 外設(shè)的SDIOCLK 時(shí)鐘、存儲(chǔ)器控制器 FSMC 的 FSMCCLK 時(shí)鐘，和作為 APB1、APB2 的預(yù)分頻器的輸入端。設(shè)置 AHB 預(yù)分頻器不分頻，即輸出的頻率為 72MHz。
7、 GPIO 外設(shè)是掛載在 APB2 總線上的， APB2 的時(shí)鐘是APB2預(yù)分頻器 的輸出，而 APB2 預(yù)分頻器的時(shí)鐘來源是AHB預(yù)分頻器。因此，把APB2 預(yù)分頻器設(shè)置為不分頻，那么我們就可以得到GPIO外設(shè)的時(shí)鐘也等于HCLK。

?

四、HCLK、 FCLK、 PCLK1、 PCLK2

SYSCLK：系統(tǒng)時(shí)鐘， STM32大部分器件的時(shí)鐘來源。主要由AHB 預(yù)分頻器分配到各個(gè)部件。

HCLK:由 AHB 預(yù)分頻器直接輸出得到，它是高速總線 AHB 的時(shí)鐘信號(hào)，提供給存儲(chǔ)器，DMA 及cortex 內(nèi)核，是cortex 內(nèi)核運(yùn)行的時(shí)鐘，cpu主頻就是這個(gè)信號(hào)，它的大小與STM32 運(yùn)算速度，數(shù)據(jù)存取速度密切相關(guān)。

FCLK：同樣由 AHB 預(yù)分頻器輸出得到，是內(nèi)核的“自由運(yùn)行時(shí)鐘”?！白杂伞北憩F(xiàn)在它不來自時(shí)鐘HCLK，因此在HCLK時(shí)鐘停止時(shí)FCLK也繼續(xù)運(yùn)行。它的存在，可以保證在處理器休眠時(shí)，也能夠采樣和到中斷和跟蹤休眠事件。

PCLK1：外設(shè)時(shí)鐘，由 APB1預(yù)分頻器輸出得到，最大頻率為36MHz， 提供給掛載在 APB1 總線上的外設(shè)。

PCLK2：外設(shè)時(shí)鐘，由 APB2預(yù)分頻器輸出得到，最大頻率可為72MHz，提供給掛載在 APB2 總線上的外設(shè)。

?

五、寄存器

//=================================================================
typedef?struct
{
??__IO?uint32_t?CR;???????//?時(shí)鐘控制寄存器
??__IO?uint32_t?CFGR;?????//?時(shí)鐘配置寄存器
??__IO?uint32_t?CIR;??????//?時(shí)鐘中斷寄存器
??__IO?uint32_t?APB2RSTR;?//?APB2外設(shè)復(fù)位寄存器
??__IO?uint32_t?APB1RSTR;?//?APB1外設(shè)復(fù)位寄存器
??__IO?uint32_t?AHBENR;???//?AHB外設(shè)時(shí)鐘使能寄存器
??__IO?uint32_t?APB2ENR;??//?APB2外設(shè)時(shí)鐘使能寄存器
??__IO?uint32_t?APB1ENR;??//?APB1外設(shè)時(shí)鐘使能寄存器
??__IO?uint32_t?BDCR;?????//?備份域控制寄存器
??__IO?uint32_t?CSR;??????//?控制/狀態(tài)寄存器

#ifdefSTM32F10X_CL
??__IO?uint32_t?AHBRSTR;
??__IO?uint32_t?CFGR2;
#endif/*?STM32F10X_CL?*/

#if?defined?(STM32F10X_LD_VL)?||?defined?(STM32F10X_MD_VL)?||?defined(STM32F10X_HD_VL)
??uint32_t?RESERVED0;
??__IO?uint32_t?CFGR2;
#endif/*?STM32F10X_LD_VL?||?STM32F10X_MD_VL?||?STM32F10X_HD_VL?*/
}?RCC_TypeDef;
#define?CRC_BASE????????????(AHBPERIPH_BASE?+0x3000)
#define?RCC?????????????????((RCC_TypeDef?*)RCC_BASE)

voidRCC_APB2PeriphClockCmd(uint32_t?RCC_APB2Periph,?FunctionalState?NewState)
{
??/*?Check?the?parameters?*/
??assert_param(IS_RCC_APB2_PERIPH(RCC_APB2Periph));
??assert_param(IS_FUNCTIONAL_STATE(NewState));
??if?(NewState?!=?DISABLE)
??{
????RCC->APB2ENR?|=?RCC_APB2Periph;
??}
??else
??{
????RCC->APB2ENR?&=?~RCC_APB2Periph;
??}
}