結(jié)緣Intel 14nm工藝 ALTERA Stratix 10性能翻倍

近期，Altera公司最大的“BIG THING”就是被Intel收購。兩家聯(lián)合到底能產(chǎn)生什么樣的化學(xué)反應(yīng)，由于收購剛剛發(fā)生，還是難以預(yù)料。不過在技術(shù)層面，Altera已經(jīng)和Intel在14nm工藝上展開了合作，讓Stratix 10 FPGA和SoC性能提升了2倍。

步入14nm時代

Altera亞太區(qū)副總裁兼董事總經(jīng)理Erhaan Shaikh

Altera亞太區(qū)副總裁兼董事總經(jīng)理Erhaan Shaikh介紹說：“Stratix 10 FPGA是我們最新的產(chǎn)品，它在性能方面比原有的28納米的FPGA性能提高了2倍。之所以能實現(xiàn)這樣性能的提升主要是基于兩大技術(shù)，一個是我們采用了Intel 14nm三柵極的技術(shù)，第二個就是我們Altera公司自己一個創(chuàng)新的架構(gòu)——HyperFlex。正是由于這兩個大技術(shù)的使用，實現(xiàn)了Stratix 10性能的極大突破。”

FPGA性能在不斷提升至中，它的發(fā)展速度已經(jīng)超過了摩爾定律，在數(shù)據(jù)中心、搜索等領(lǐng)域都有著極為優(yōu)異的表現(xiàn)。

Erhaan Shaikh表示：“FPGA已經(jīng)被充分運用于通訊行業(yè)。除了通信行業(yè)之外，現(xiàn)在我們也開始投身到到其它市場當(dāng)中，我們?yōu)楹芏嘈碌氖袌鲱I(lǐng)域都帶來了新的價值。微軟采用了Altera Stratix V FPGA (28nm)來加速必應(yīng)Bing搜索，讓搜索速度提高兩倍，服務(wù)器的數(shù)量減少一半，服務(wù)器TCO增加<30%。在數(shù)據(jù)中心，如果采用Intel Xeon + FPGA MCM，某些任務(wù)可以加速10倍，QPI加速兩倍。正是由于FPGA具有很多應(yīng)用潛力，所以現(xiàn)在越來越多的客戶選用了FPGA。比如IBM與Altera在OpenCL上展開合作，百度和Altera展示快速圖像分類，Altera與中國移動在5G C-RAN平臺上展開合作，奧迪在自動駕駛汽車上選擇了Altera。”

HyperFlex打造超級“流水線”

除了借助Intel 14 nm三柵極技術(shù)之外，Altera公司自己的創(chuàng)新架構(gòu)HyperFlex也是Stratix 10性能大幅提升的重要依仗。

Altera產(chǎn)品營銷資深總監(jiān)Patrick Dorsey

Altera產(chǎn)品營銷資深總監(jiān)Patrick Dorsey介紹說：“FPGA現(xiàn)在的性能瓶頸主要是在于布線延時。如果采用更寬的總線并不能解決這一問題，因為這會造成阻塞。為了解決這一問題，就需要在體系架構(gòu)上做出新的調(diào)整。而HyperFlex就是我們給出的答案。”

HyperFlex體系結(jié)構(gòu)在所有內(nèi)核互聯(lián)布線段上引入了寄存器，使得Stratix 10 FPGA和SoC能夠受益于成熟可靠的性能增強(qiáng)設(shè)計方法，例如寄存器重新定時、流水線和其他設(shè)計優(yōu)化方法。這些設(shè)計方法在傳統(tǒng)的FPGA體系結(jié)構(gòu)中是不可能實現(xiàn)的。HyperFlex體系結(jié)構(gòu)幫助設(shè)計人員避免了關(guān)鍵通路和布線延時，其設(shè)計能夠迅速達(dá)到時序收斂。內(nèi)核邏輯性能提高2倍后，不需要很寬的數(shù)據(jù)通路，也不需要由于時鐘偏移導(dǎo)致的特殊設(shè)計結(jié)構(gòu)，極大的提高了器件利用率，降低了功耗。HyperFlex體系結(jié)構(gòu)支持高性能設(shè)計降低邏輯面積要求，功耗從而降低了70%。

為了能夠讓大家能夠更容易理解HyperFlex，Patrick Dorsey比喻說：“比如現(xiàn)在所有人都要開車通過一架大橋，而這個大橋設(shè)計一次只允許通過一輛車。如果有100輛車，你必須當(dāng)一輛車前面先通過之后，另外99輛要在外面排隊等候，一輛一輛的過，那這就要花很長時間。我們這個HyperFlex的架構(gòu)實際上就相當(dāng)于把這個橋做的更短了，把一座很長的大橋變成很多小的橋，這樣每個橋還是可以一次過一輛車，但是橋變多了，大多數(shù)汽車都在行駛之中，而不是在等待。這就使得汽車通過的速度得到了很大的提升。這就意味著在整個管道當(dāng)中，數(shù)據(jù)的通過速度也得到了很快的提高，。這個概念本身是非常簡單的，但它在FPGA技術(shù)上是一個重大突破。”

異構(gòu)3D SiP賦予更多靈活性

Stratix 10除了采用了Intel 14nm工藝和HyperFlex架構(gòu)之外，還使用了異構(gòu)3D系統(tǒng)級封裝(SiP)集成，前兩者讓Stratix 10性能大幅度提升，而后者讓Stratix 10具備更強(qiáng)的靈活性，算短了FPGA的上市時間。

Altera的異構(gòu)SiP集成技術(shù)是通過使用Intel的專用嵌入式多管芯互聯(lián)橋接(EMIB，Embedded Multi-die Interconnect Bridge)技術(shù)實現(xiàn)的，與基于中介層的方法相比，進(jìn)一步提高了性能，降低了復(fù)雜度和成本，增強(qiáng)了信號完整性。

Patrick Dorsey表示：“通過異構(gòu)3D SiP方法實現(xiàn)高速協(xié)議和收發(fā)器，Altera將能夠快速交付Stratix 10器件型號，滿足不斷發(fā)展的市場需求。例如，使用異構(gòu)3D SiP集成技術(shù)為Stratix 10器件提供了途徑來實現(xiàn)更高的收發(fā)器速率(56 Gbps)、新出現(xiàn)的調(diào)制格式(PAM-4)、通信標(biāo)準(zhǔn)(PCIe Gen4、多端口以太網(wǎng))，以及模擬和寬帶存儲器等其他功能。”

異構(gòu)3D系統(tǒng)級封裝(SiP)就像是提供一個基礎(chǔ)模板，讓Stratix 10可以根據(jù)客戶需求，快速添加不同的收發(fā)器模塊和其他模塊，讓芯片設(shè)計具備更高的靈活度，可以快速滿足客戶個性化需求。

Stratix 10是Altera和Intel結(jié)緣后第一個重磅產(chǎn)品，從芯片設(shè)計上看，Stratix 10結(jié)合了Intel 14nm工藝和Altera獨有的HyperFlex架構(gòu)，讓雙方首先在技術(shù)上實現(xiàn)了結(jié)合，這對于兩者未來的進(jìn)一步融合，實現(xiàn)1+1>2的最終目標(biāo)自然大有裨益。