密度僅僅提升10%！摩爾定律工藝在晶體管密度上開啟擠牙膏之旅

摩爾定律表明：每隔 18~24 個(gè)月，封裝在微芯片上的晶體管數(shù)量便會(huì)增加一倍，芯片的性能也會(huì)隨之翻一番。當(dāng)FinFET結(jié)構(gòu)走到了無法突破物理極限的時(shí)候，對(duì)新的晶體管技術(shù)提出了需求。也就是說，GAA (gate-all-around，簡(jiǎn)稱 GAA) 架構(gòu)的出現(xiàn)再次拯救了摩爾定律。據(jù)稱，臺(tái)積電N2將使用GAAFET(全環(huán)繞柵極晶體管)技術(shù)，于2025年開始量產(chǎn)。N2在性能、功效上有明顯提升，不過晶體管密度在2025年的時(shí)代背景中可能顯得提升效果不大。

作為全新的芯片制作工藝平臺(tái)，N2制程的核心創(chuàng)新在于兩點(diǎn)：納米片電晶體管(Nanosheet)與背面配電線路(backside power rail)。此兩點(diǎn)都是為了提高單位能耗中芯片性能而設(shè)計(jì)的。臺(tái)積電的‘全環(huán)繞柵極式納米片電晶體管’(GAA nanosheet transistors)，晶體管的通道在所有四個(gè)側(cè)面都被柵極包圍，從而減少了電能泄漏。這在當(dāng)下晶體管體積越發(fā)接近原子體積時(shí)，將會(huì)越來越突出。而且臺(tái)積電‘環(huán)繞柵極式納米片電晶體管’的通道可以加寬以增加驅(qū)動(dòng)電流并提高性能，也可以縮小以最大限度地降低功耗和成本。

雖然目前智能手機(jī)、PC、服務(wù)器等領(lǐng)域都需要先進(jìn)制程的處理器，但同時(shí)也仍然會(huì)用到大量的成熟制程芯片。同時(shí)，很多家電、物聯(lián)網(wǎng)設(shè)備更是大量依賴成熟制程的芯片。

根據(jù)臺(tái)積電以智能手機(jī)為例公布的數(shù)據(jù)顯示，對(duì)于目前的5G智能手機(jī)來說，存在著非常多的成熟制程芯片，比如各種傳感器(包括MEMS傳感器和圖像傳感器)大概會(huì)有10～25顆，制程工藝涵蓋0.35μm～28nm;音頻/顯示/觸控芯片，大約會(huì)有2～4顆，制程工藝涵蓋90nm～22nm;射頻芯片大約會(huì)有15～40顆，制程工藝涵蓋65nm～6nm;電源管理相關(guān)芯片大約會(huì)有10～30顆，制程工藝涵蓋025μm～40nm。

此外，汽車市場(chǎng)對(duì)于成熟制程的芯片需求也在持續(xù)爆發(fā)，特別是隨著汽車電動(dòng)化、智能化、聯(lián)網(wǎng)化、自動(dòng)化，每輛汽車最少也需要數(shù)百顆芯片。而這其中，大部分都是成熟制程芯片。

比如在感知方面，可能會(huì)用到1-20顆的圖像傳感器芯片，制程工藝可能會(huì)在0.11μm～65nm;在雷達(dá)和連接性方面，可能會(huì)用到10～25顆芯片，制程工藝涵蓋0.16μm-6nm;在車輛控制方面，可能會(huì)用到20~100顆的MCU及eNVM芯片，制程工藝涵蓋0.18um ~ 28nm;在電源管理方面，將會(huì)用到大約50-100顆BCD芯片，制程工藝涵蓋0.35～55nm。

6月18日消息，日前，臺(tái)積電全面公開了旗下的3nm及2nm工藝技術(shù)指標(biāo)，相比3nm工藝，在相同功耗下，2nm速度快10~15%;相同速度下，功耗降低25~30%。性能及功耗看著還不錯(cuò)，但臺(tái)積電的2nm工藝在晶體管密度上擠牙膏，只提升了10%，按照摩爾定律來看的話，新一代工藝的密度提升是100%才行，實(shí)際中也能達(dá)到70-80%以上才能算新一代工藝。

臺(tái)積電沒有解釋為何2nm的密度提升如此低，很有可能跟使用的納米片電晶體管(Nanosheet)技術(shù)有關(guān)，畢竟這是新一代晶體管結(jié)構(gòu)，考驗(yàn)很多。

密度提升只有10%的話，對(duì)蘋果及、AMD、高通、NVIDIA等客戶來說，這是不利于芯片提升的，要么就只能將芯片面積做大，這無疑會(huì)增加成本。更重要的是，臺(tái)積電表示2nm工藝要到2025年才能量產(chǎn)，意味著芯片出貨都要2026年了，4年后才能看到，工藝升級(jí)的時(shí)間也要比之前的5nm、3nm更長(zhǎng)。

臺(tái)積電在2nm工藝上的擠牙膏，倒是給了Intel一個(gè)機(jī)會(huì)，因?yàn)楹笳哳A(yù)計(jì)在2024年就要量產(chǎn)20A工藝及改進(jìn)版的18A工藝了，同樣也是“2nm”級(jí)別的。目前兩家的2nm工藝都是PPT上的，但是臺(tái)積電這次的2nm工藝表現(xiàn)不盡如人意，這讓Intel勵(lì)志重回半導(dǎo)體工藝第一的目標(biāo)有了可能。

在今天的技術(shù)論壇上，臺(tái)積電首次全面公開了旗下的3nm及2nm工藝技術(shù)指標(biāo)，相比3nm工藝，在相同功耗下，2nm速度快10~15%;相同速度下，功耗降低25~30%。

然而性能及功耗看著還不錯(cuò)，但臺(tái)積電的2nm工藝在晶體管密度上擠牙膏，只提升了10%，按照摩爾定律來看的話，新一代工藝的密度提升是100%才行，實(shí)際中也能達(dá)到70-80%以上才能算新一代工藝。

臺(tái)積電沒有解釋為何2nm的密度提升如此低，很有可能跟使用的納米片電晶體管(Nanosheet)技術(shù)有關(guān)，畢竟這是新一代晶體管結(jié)構(gòu)，考驗(yàn)很多。

密度提升只有10%的話，對(duì)蘋果及、AMD、高通、NVIDIA等客戶來說，這是不利于芯片提升的，要么就只能將芯片面積做大，這無疑會(huì)增加成本。

更重要的是，臺(tái)積電表示2nm工藝要到2025年才能量產(chǎn)，意味著芯片出貨都要2026年了，4年后才能看到，工藝升級(jí)的時(shí)間也要比之前的5nm、3nm更長(zhǎng)。

臺(tái)積電在2nm工藝上的擠牙膏，倒是給了Intel一個(gè)機(jī)會(huì)，因?yàn)楹笳哳A(yù)計(jì)在2024年就要量產(chǎn)20A工藝及改進(jìn)版的18A工藝了，同樣也是“2nm”級(jí)別的。

目前兩家的2nm工藝都是PPT上的，但是臺(tái)積電這次的2nm工藝表現(xiàn)不盡如人意，這讓Intel勵(lì)志重回半導(dǎo)體工藝第一的目標(biāo)有了可能。

坦率說，目前 3nm 尚未正式商用，普通消費(fèi)者能體驗(yàn)到最先進(jìn)制程還是 4nm。2nm 距離我們還是相當(dāng)遙遠(yuǎn)的，臺(tái)積電表示，2nm 工藝將于 2025 年量產(chǎn)。按照之前的經(jīng)驗(yàn)推斷，用上 2nm 的手機(jī)可能都到 iPhone 17 了。

說實(shí)話，現(xiàn)在工藝制程的推進(jìn)速度不是特別理想。據(jù)最新曝光消息，蘋果秋季要上線的 A16 芯片用的是 4nm 增強(qiáng)版工藝，而不是之前大家期盼的 3nm。

安卓陣營(yíng)來說的話，工藝制程的進(jìn)步，并沒有真正解決頂級(jí)旗艦芯片的發(fā)熱問題，甚至導(dǎo)致實(shí)際峰值性能持續(xù)時(shí)間非常短，綜合體驗(yàn)不如幾年前的老款旗艦芯片。

但即便如此，大環(huán)境下，相比于工藝進(jìn)步不明顯這種 " 小問題 "，可能缺芯才是最大問題。除了手機(jī)，汽車等行業(yè)對(duì)芯片的需求量同樣非常高，只是這些芯片對(duì)工藝制程要求不高，廠商更注重的還是可靠性、產(chǎn)量、價(jià)格等。

臺(tái)積電作為芯片代工行業(yè)里頭部的頭部，技術(shù)先進(jìn)性自然是毋庸置疑的。只是，作為探路者，在先進(jìn)制程突破上暫時(shí)遇到挫折也是很正常的。同時(shí)，臺(tái)積電每年的凈利潤(rùn)數(shù)字都很驚人，但在先進(jìn)制程上的投資規(guī)模也相當(dāng)龐大。對(duì)臺(tái)積電來說，已經(jīng)實(shí)現(xiàn)了高投資高回報(bào)的良性循環(huán)。