建立比較器的外部滯回電壓

絕大多數(shù)比較器中都設(shè)計(jì)帶有滯回電路, 通常滯回電壓為5mV到10mV。內(nèi)部滯回電路可以避免由于輸入端的寄生反饋所造成的比較器輸出振蕩。但是內(nèi)部滯回電路雖然可以使比較器免于自激振蕩, 卻很容易被外部振幅較大的噪聲淹沒(méi)。這種情況下需要增加外部滯回, 以提高系統(tǒng)的抗干擾性能。

首先, 看一下比較器的傳輸特性。圖1所示是內(nèi)部沒(méi)有滯回電路的理想比較器的傳輸特性, 圖2所示為實(shí)際比較器的傳輸特性。從圖2可以看出, 實(shí)際電壓比較器的輸出是在輸入電壓(V_IN)增大到2mV時(shí)才開始改變。

圖1. 理想比較器的傳輸特性

圖2. 實(shí)際比較器的傳輸特性

運(yùn)算放大器在開環(huán)狀態(tài)下可以用作比較器, 但是一旦輸入信號(hào)中有少量的噪聲或干擾, 都將會(huì)在兩個(gè)不同的輸出狀態(tài)之間產(chǎn)生不期望的頻繁跳變(圖3)。用帶有內(nèi)部滯回電路的比較器代替開環(huán)運(yùn)算放大器能夠抑制輸出的頻繁跳變和振蕩?；蛟诒容^器的正反饋電路中增加外部滯回電路, 正反饋的作用是確保輸出在一個(gè)狀態(tài)到另一個(gè)狀態(tài)之間快速變化, 使比較器的輸出的模糊狀態(tài)時(shí)間達(dá)到可以忽略的水平, 如果在正反饋中加入滯回電路可減緩這種頻繁跳變。

圖3. 無(wú)滯回電路時(shí)比較器輸出的模糊狀態(tài)和頻繁跳變

舉個(gè)例子, 考慮圖4所示簡(jiǎn)單電路, 其傳輸特性如圖5所示。比較器的反相輸入電壓從0開始線性變化, 由分壓電阻R1、R2構(gòu)成正反饋。當(dāng)輸入電壓從1點(diǎn)開始增加(圖6), 在輸入電壓超過(guò)同相閾值V_TH+ = V_CCR2/(R1 + R2)之前, 輸出將一直保持為V_CC。在閾值點(diǎn), 輸出電壓迅速?gòu)腣_CC跳變?yōu)閂_SS, 因?yàn)? 此時(shí)反相端輸入電壓大于同相端的輸入電壓。輸出保持為低電平, 直到輸入經(jīng)過(guò)新的閾值點(diǎn)5 , V_TH- = V_SSR2/(R1 + R2)。在5點(diǎn), 輸出電壓迅速跳變回V_CC, 因?yàn)檫@時(shí)同相輸入電壓高于反相輸入電壓。

圖4. 具有滯回的簡(jiǎn)單電路

圖5. 圖4電路的傳輸特性

圖6. 圖4電路的輸入/輸出電壓波形

圖4所示電路中的輸出電壓V_OUT與輸入電壓V_IN的對(duì)應(yīng)關(guān)系表明, 輸入電壓至少變化2V_TH時(shí), 輸出電壓才會(huì)變化。因此, 它不同于圖3的響應(yīng)情況(放大器無(wú)滯回), 即對(duì)任何小于2V_TH的噪聲或干擾都不會(huì)導(dǎo)致輸出的迅速變化。在實(shí)際應(yīng)用中, 正、負(fù)電壓的閾值可以通過(guò)選擇適合的反饋網(wǎng)絡(luò)設(shè)置。

其它設(shè)置可以通過(guò)增加不同閾值電壓的滯回電路獲得。圖7電路使用了兩個(gè)MOSFET和一個(gè)電阻網(wǎng)絡(luò)調(diào)節(jié)正負(fù)極性的閾值。與圖4所示比較器不同, 電阻反饋網(wǎng)絡(luò)沒(méi)有加載到負(fù)載環(huán)路, 圖8給出了輸入信號(hào)變化時(shí)的輸出響應(yīng)。

圖7. 通過(guò)外部MOSFET和電阻構(gòu)成滯回電路

圖8. 圖7電路的輸入/輸出電壓波形

比較器內(nèi)部的輸出配置不同, 所要求的外部滯回電路也不同。例如, 具有內(nèi)部上拉電阻的比較器, 可以在輸出端和同相輸入端直接加入正反饋電阻。輸入分壓網(wǎng)絡(luò)作用在比較器的同相輸入端, 反相輸入電壓為一固定的參考電平(如圖9)。

圖9. 在帶有上拉電阻的比較器中加滯回電路

如上所述, 具有內(nèi)部滯回的比較器提供兩個(gè)門限：一個(gè)用于檢測(cè)輸入上升電壓(V_THR),一個(gè)用于檢測(cè)輸入下降電壓(V_THF), 對(duì)應(yīng)于圖8的V_TH1和V_TH2。兩個(gè)門限的差值為滯回帶(V_HB)。當(dāng)比較器的輸入電壓相等時(shí), 滯回電路會(huì)使一個(gè)輸入迅速跨越另一輸入, 從而使比較器避開產(chǎn)生振蕩的區(qū)域。圖10所示為比較器反相輸入端電壓固定, 同相輸入端電壓變化時(shí)的工作過(guò)程, 交換兩個(gè)輸入可以得到相似波形, 但是輸出電壓極性相反。

圖10. 圖9電路的輸入/輸出電壓波形

根據(jù)輸出電壓的兩個(gè)極限值(兩個(gè)電源擺幅), 可以很容易地計(jì)算反饋分壓網(wǎng)絡(luò)的電阻值。

內(nèi)部有4mV滯回和輸出端配有上拉電阻的比較器 -- 如Maxim公司的MAX9015、MAX9017和MAX9019等。這些比較器設(shè)計(jì)用于電壓擺幅為V_CC和0V的單電源系統(tǒng)?？梢园凑找韵虏襟E, 根據(jù)給定的電源電壓、電壓滯回(V_HB)和基準(zhǔn)電壓(V_REF), 選擇并計(jì)算需要的元件：

第1步
選擇R3, 在觸發(fā)點(diǎn)流經(jīng)R3的電流為(V_REF - V_OUT)/R3?？紤]到輸出的兩種可能狀態(tài), R3由如下兩式求得：
R3 = V_REF/IR3和R3 = (V_CC - V_REF)/IR3.
取計(jì)算結(jié)果中的較小阻值, 例如, V_CC = 5V, IR3 = 0.2µA, 使用MAX9117比較器(V_REF = 1.24V), 則計(jì)算結(jié)果為6.2M和19M, 選則R3為6.2M。

第2步
選擇滯回電壓(V_HB)。在本例中, 選擇滯回電壓為50mV。

第3步
R1可按下式計(jì)算。
對(duì)于這個(gè)例子, R1的值為：

第4步
輸入V_IN上升門限(V_THR)的選擇, 例如：

在該門限點(diǎn), 當(dāng)輸入電壓V_IN超過(guò)閾值時(shí), 比較器輸出由低電平變到高電平。本例中, 選擇V_THR = 3V。

第5步
計(jì)算R2, R2可按下式計(jì)算：

本例中, R2的標(biāo)準(zhǔn)值為44.2k。

第6步
按如下步驟驗(yàn)證電壓和滯回電壓：V_IN上升門限 = 2.992V, 等于V_REF乘以R1, 除以R1、R2和R3并聯(lián)后的阻值。

V_IN下降門限 = 2.942V。因此, 滯回電壓 = V_THR - V_THF = 50mV.

最后, 開漏結(jié)構(gòu)的比較器內(nèi)部滯回電壓為4mV (MAX9016、MAX9018、MAX9020), 需要外接上拉電阻, 如圖11所示。外加滯回可以通過(guò)正反饋產(chǎn)生, 但是計(jì)算公式與上拉輸出的情況稍有不同。滯回電壓 = V_THR - V_THF = 50mV。按如下步驟計(jì)算電阻值：

第1步
選擇R3, 在IN_+端的漏電流小于2nA, 所以通過(guò)R3的電流至少為0.2µA, 以減小漏電流引起的誤差。R3可由R3 = V_REF/IR3或R3 = [(V_CC - V_REF)/IR3] - R4兩式求得, 取其較小值。例如, 使用MAX9118 (V_REF=1.24V), V_CC = 5V, IR3 = 0.2μA, R4 = 1M, 計(jì)算結(jié)果為6.2M和18M, 則R3選6.2M。

第2步
選擇需要的滯回電壓 (V_HB)。

第3步
選擇R1, R1可按下式計(jì)算：

在此例中, R1為：

第4步
選擇V_IN上升門限(V_THR), 如下式：

在該門限點(diǎn), 當(dāng)輸入電壓V_IN超過(guò)閾值時(shí), 比較器輸出由低電平變到高電平。本例中, 選擇V_THR = 3V。

第5步
計(jì)算R2, 如下式：

本例中, R2的標(biāo)準(zhǔn)值為49.9k。

第6步
按如下步驟驗(yàn)證觸發(fā)電壓和滯回電壓：

圖11. 在輸出為開漏結(jié)構(gòu)的比較器中加滯回電路