當(dāng)前位置:首頁 > EDA > 電子設(shè)計自動化
[導(dǎo)讀]本文討論了系統(tǒng)的功能任務(wù)、系統(tǒng)結(jié)構(gòu)、FPGA設(shè)計的邏輯模塊、DSP的軟件結(jié)構(gòu)和原理樣機(jī)的實驗結(jié)果。

 圖像處理系統(tǒng)多采用DSP陣列、DSP加FPGA/CPLD或單由FPGA/CPLD器件等方式構(gòu)成。采用DSP陣列構(gòu)成的圖像處理系統(tǒng),其優(yōu)點是處理功能可以通過軟件靈活修改,其缺點主要有功耗大、體積大、成本高;采用單由FPGA/CPLD等可編程器件構(gòu)成的系統(tǒng),可以避免DSP陣列系統(tǒng)功耗大、體積大的缺點,并可以根據(jù)系統(tǒng)要求,在硬件構(gòu)造上作靈活的配置,但對于復(fù)雜的算法,其設(shè)計復(fù)雜度急劇上升。正因為如此,當(dāng)前很多設(shè)計選擇DSP加FPGA/CPLD的結(jié)構(gòu)來構(gòu)造圖像處理系統(tǒng)。本空間太陽望遠(yuǎn)鏡星載圖像處理系統(tǒng),正是一種基于DSP和FPGA構(gòu)造的圖像處理系統(tǒng)。本文討論了系統(tǒng)的功能任務(wù)、系統(tǒng)結(jié)構(gòu)、FPGA設(shè)計的邏輯模塊、DSP的軟件結(jié)構(gòu)和原理樣機(jī)的實驗結(jié)果。 

       1 圖像處理系統(tǒng)的功能和任務(wù) 

       1.1 系統(tǒng)的外圍接口

  系統(tǒng)的外圍接口如圖1。處理系統(tǒng)接收來自CCD單元的圖像數(shù)據(jù)和同步信號,同時向CCD單元提供復(fù)位、曝光開始、數(shù)據(jù)讀出等控制信號;CEU是一個管理機(jī),管理和控制CCD單元、圖像處理單元和壓縮單元,CEU單元向圖像處理系統(tǒng)發(fā)送各種命令,如CCD標(biāo)定、正常的觀測測試及觀測數(shù)據(jù)處理所需要的數(shù)據(jù),如觀測模式、時間等;系統(tǒng)將處理完成的數(shù)據(jù)送到壓縮單元進(jìn)一步壓縮。 
                   

       1.2 系統(tǒng)的圖像處理任務(wù)


  圖像處理系統(tǒng)的任務(wù)是接收CCD傳來的圖像和同步信號,進(jìn)行圖像積分、輻射校正、幾何校正、磁圖偏陣計算和圖像格式化,然后把數(shù)據(jù)送到壓縮單元進(jìn)行壓縮。

  (1)圖像積分:也就是圖像的多幀疊加,其目的是提高信噪比和消除圖像的時間相關(guān)性以壓縮數(shù)據(jù)量??臻g太陽望遠(yuǎn)鏡有三個觀測模式,分別是爆發(fā)模式、活動區(qū)模式和寧靜態(tài)模式。經(jīng)計算,三種觀測模式下圖像積分的幀數(shù)分別是:4幀、24幀、240幀;每個模式又順次觀測六個分量,六個分量分別是:SV1、SV2、SQ1、SQ2、SU1、SU2。爆發(fā)模式的觀測時間是30s。30s的時間是這樣安排的:每個分量連續(xù)采集4幀,每秒一幀,然后1s進(jìn)行偏振光學(xué)元件的切換,如此直到六個分量觀測完畢?;顒訁^(qū)模式由6個連續(xù)的爆發(fā)周期構(gòu)成,觀測時間是3min;而寧靜態(tài)模式又是10次活動區(qū)模式周期構(gòu)成,觀測周期是30min。

  (2)圖像的輻射校正:圖像由于受到大氣擾動、傳感器自身特性、宇宙射線等輻射的影響,圖像的質(zhì)量會產(chǎn)生退化,必須進(jìn)行輻射校正。主要考慮CCD的校正(暗流、偏置、平場)和條紋斑點的消除兩個方面。

  (3)圖像的幾何校正:圖像的幾何校正,成像過程中引起的幾何畸變的校正;由于系統(tǒng)或隨機(jī)因素造成圖像產(chǎn)生幾何畸變,必須進(jìn)行校正??紤]圖像漂移的校正,采用相關(guān)技術(shù),求出活動圖像相對于參考圖像的的漂移量,再采用線性內(nèi)插累加的方式,實現(xiàn)漂移前后圖像的積分問題。根據(jù)太陽米粒的存活壽命,幾何校正只對寧靜模式觀測進(jìn)行,并且是以3min作為校正時間間隔。

  (4)圖像的偏振計算:空間太陽望遠(yuǎn)鏡主要進(jìn)行太陽磁場測量,磁圖的偏振歸算也是重要任務(wù)之一。磁場圖像的歸算還可以是數(shù)據(jù)量壓縮1.5倍。

  (5)圖像格式化:給圖像加上圖像頭,應(yīng)包括:儀器號、時間、觀測模式、觀測分量等。 
       2 圖像處理系統(tǒng)設(shè)計 

       2.1 系統(tǒng)結(jié)構(gòu)

  系統(tǒng)的硬件結(jié)構(gòu)框圖如圖2。FPGA中的硬件模塊,包括積分單元、多路開關(guān)單元、兩個SDRAM控制器和串口控制器。DSP的所有總線都伸入到FPGA內(nèi)部。存儲器由兩個SDRAM單元和一個SRAM單元構(gòu)成,SRAM只供DSP使用。系統(tǒng)接收CCD傳來的圖像,在積分單元進(jìn)行圖像積分,積分就緒的圖像再由DSP進(jìn)行輻射校正、幾何校正、偏振計算和圖像格式化等操作,最后通過DSP的片上串口將圖像送到壓縮單元。通過串口單元系統(tǒng)與管理機(jī)單元通信,接受管理和控制。由于圖像積分與DSP的數(shù)據(jù)處理、數(shù)據(jù)傳送是同時并行進(jìn)行的,因此積分器和DSP必須采用相互獨立的存儲區(qū)。為了避免圖像在積分器和DSP的存儲區(qū)之間來回進(jìn)行圖像傳送,在設(shè)計中采用多路開關(guān)進(jìn)行存儲區(qū)乒乓方式切換。

 

         
      圖2 系統(tǒng)硬件結(jié)構(gòu)圖

       2.2 FPGA邏輯模塊

  FPGA內(nèi)部設(shè)計的邏輯模塊主要包括圖像積分單元、通路選擇單元、異步通用串口(UART)單元、兩個SDRAM控制和其它附加邏輯。下面分別介紹各塊的結(jié)構(gòu),由于SDRAM控制器和串口單元(UART)均采用IP核實現(xiàn),這里不作詳細(xì)介紹。 

       2.2.1 積分單元

  積分單元主要完成如下功能:(1)按給定的時序接收CCD的圖像,并保存在寄存器中;(2)積分地址產(chǎn)生;(3)存儲器控制;(4)積分操作;(5)積分?jǐn)U展位清零,當(dāng)每個分量的第一幀圖像接收時,無須積分,但必須把存儲器的高位(積分?jǐn)U展位)清零,其它情況不必清零;(6)每幀圖像積分結(jié)束,產(chǎn)生Irq信號中斷DSP,以便由DSP進(jìn)行工作安排。

  積分單元的邏輯框圖如圖3,其輸入輸出如下:(1)CCD輸入數(shù)據(jù)(CCD data),同步信號——點同步(ps)、行同步(ls)、幀同步(fs);(2)DSP數(shù)據(jù)、地址和控制總線,irq是積分單元發(fā)給DSP的中斷信號;(3)與存儲器連接的數(shù)據(jù)、地址和存儲器控制總線——data, mctrl, addr;(4)控制CCD的信號線——reset、start、read。

  圖3充色的方框是DSP存儲器地址映射的寄存器,用于對積分單元進(jìn)行控制和對DSP數(shù)據(jù)處理狀態(tài)進(jìn)行標(biāo)識;無充色的方框則是積分單元的硬件結(jié)構(gòu),從CCD送來的數(shù)據(jù)通過數(shù)據(jù)寄存器(OP1),作為寄分的第一個操作數(shù),從存儲器送來的數(shù)據(jù)通過數(shù)據(jù)寄存器(OP2)作為積分的第二個操作數(shù);從CCD送來的同步信號,送到幀內(nèi)地址發(fā)生器,作為地址產(chǎn)生信號,并生成存儲器需要的控制信號;CCD送來的OP1被寄存,同時產(chǎn)生地址從內(nèi)存中取出要進(jìn)行積分的操作數(shù)OP2,然后在點同步信號的下降沿,進(jìn)行積分運算并存回存儲器。 

       2.2.2 多路開關(guān)單元

  多路開關(guān)單元如圖4所示。本單元的功能是完成積分總線INT bus和DSP bus與SDRAM1和SDRAM2乒乓連接結(jié)構(gòu)的切換。切換包括三大總線:數(shù)據(jù)、地址和控制總線。切換通過一位切換控制信號實現(xiàn),控制信號是DSP地址映射的一個一位寄存器,由DSP控制乒乓切換。

               
                                        圖3 積分單元結(jié)構(gòu)

                 
                                         圖4 多路開關(guān)單元

 

       2.3 DSP軟件結(jié)構(gòu)

  軟件部分包括系統(tǒng)軟件框架和各處理軟件模塊、中斷服務(wù)程序等;程序的流程和數(shù)據(jù)處理控制,都依賴于由DSP地址映射的寄存器的狀態(tài)。 

       2.3.1 DSP在FPGA中的存儲器映像寄存器及其作用

  這一組寄存器都是在FPGA中實現(xiàn)的。作業(yè)(指令)采用16位寄存器,由于DSP地址空間較大,為了方便編程,寄存器不采用拼位的方法。系統(tǒng)的工作 受CEU的控制。CEU發(fā)送過來的指令格式如圖5(a),其中DT表示CEU傳來的數(shù)據(jù)類型,00表示數(shù)據(jù)、01表示觀測指令、10表示CCD標(biāo)定、11表示自測。接收時,若是命令則直接寫到JOB或放入命令隊列;若是數(shù)據(jù),根據(jù)類型存放到相應(yīng)的位置。Parameters是各種工作狀態(tài)參數(shù),如待機(jī)/自測要求的參數(shù)、測試的要求(內(nèi)容、測試選擇)、響應(yīng)信息要求、觀測模式和次數(shù)、CCD標(biāo)定要求的參數(shù)、標(biāo)定的內(nèi)容等,以便于DSP查看。

           
                圖5(a) CEU命令格式         圖5(b) 系統(tǒng)作業(yè)格式

 

  如圖5(b),當(dāng)CEU送來命令DT=01時,即為觀測命令。觀測作業(yè)的格式如:00表示無作業(yè)待機(jī)、01表示觀測指令、10表示CCD標(biāo)定、JT=11表示自測;mode是當(dāng)前觀測模式標(biāo)志,001表示爆發(fā)模式、010表示活動區(qū)模式、100表示寧靜模式;Observ_Num是連續(xù)觀測同一種模式的次數(shù)標(biāo)志。

  (1)作業(yè)類型寄存器(JOB):標(biāo)識系統(tǒng)工作內(nèi)容(作業(yè)類型),如CCD標(biāo)定、觀測、自測試等;(2)模式寄存器(MODE):標(biāo)識觀測的模式,爆發(fā)模式、活動區(qū)模式、寧靜模式;(3)觀測次數(shù)寄存器(OBSN):用于保存一次作業(yè)的觀測次數(shù);(4)寧靜態(tài)的觀測次數(shù)寄存器(RESTN):只用于寧靜模式的觀測,當(dāng)為寧靜態(tài)模式時,用它來標(biāo)志3min觀測的次數(shù);(5)幀計數(shù)器(FRMN):用于計數(shù)爆發(fā)模式、活動區(qū)模式及寧靜模式下的前24幀圖像,以便用于高位清零信號生成和地址高位生成;(6)SW電路控制寄存器(SWCTRL):控制多路開關(guān)的切換;(7)reset寄存器(FRST):用于DSP控制FPGA中INT單元的時序邏輯復(fù)位,每次觀測結(jié)束,必須復(fù)位一次;(8)清零標(biāo)識寄存器(ZERO):由DSP根據(jù)FRMN的值修改它,以實現(xiàn)高位的清零任務(wù);(9)分量寄存器(COMPO):由DSP根據(jù)FRMN的值修改它,以實現(xiàn)高位地址的形成;(10)作業(yè)結(jié)束寄存器(END):當(dāng)一個作業(yè)結(jié)束時,用次寄存器進(jìn)行標(biāo)志,以便將程序的PC跳到作業(yè)檢查入口;(11)數(shù)據(jù)狀態(tài)寄存器(DAST):DSP存儲區(qū)數(shù)據(jù)狀態(tài)標(biāo)識:沒有數(shù)據(jù)、爆發(fā)模式的待處理數(shù)據(jù)、活動區(qū)模式的待處理數(shù)據(jù)、寧靜模式的待處理數(shù)據(jù)、寧靜模式處理好數(shù)據(jù)及待送出數(shù)據(jù)等。DSP根據(jù)數(shù)據(jù)狀態(tài)和觀測模式,可以進(jìn)行相應(yīng)的處理;(12)相關(guān)數(shù)據(jù)狀態(tài)(CORR):標(biāo)識相關(guān)運算用的數(shù)據(jù)的狀態(tài)。 

       2.3.2 DSP的存儲器空間分配

  DSP的SYSCON寄存器的15~12位(MSIZE),可以設(shè)置以MS0~MS3作為片選信號時,每個分組的空間大小。其公式為:MSIZE=log2(塊大小)-13;取每個塊的大小為16MB,因此MSIZE=1011。

  ·片內(nèi)空間:0000,0000H~0007,FFFFH;
  ·MS0——數(shù)據(jù)空間:0040,0000H~13F,FFFFH;數(shù)據(jù)是倒序放置的,最后一個單元放第一個數(shù)據(jù);其中:
   SQa:40,0000~5F,FFFF   SQb:60,0000~7F,FFFF
   SUa:80,0000~9F,FFFF   SUb:a0,0000~bF,FFFF    SVa:c0,0000~dF,FFFF   SVb:e0,0000~fF,FFFF
   Rest2m:100,0000~11F,FFFF   unused:120,0000~13F,FFFF
  ·MS1——SRAM空間:140,0000H~23F,FFFFH;
  ·MS2——CCD參數(shù):240,0000H~33F,FFFFH;放置暗流、偏置和平場圖像3幀2048×1024圖像;
  ·MS3——未使用:340,0000H~43F,FFFFH;
  ·未分組空間:4040,0000~FFFF,FFFF所有存儲器映射的寄存器。 

       2.3.3 DSP的軟件結(jié)構(gòu)

  DSP的主程序框架如圖6。系統(tǒng)初始化后,進(jìn)行作業(yè)查詢,根據(jù)查詢結(jié)果,進(jìn)行相應(yīng)的處理任務(wù)(CCD標(biāo)定、自測試、觀測)。圖6中僅以觀測作業(yè)為例進(jìn)行說明。進(jìn)入觀測后,首先由DSP對積分單元作相應(yīng)的設(shè)置,設(shè)置完成后,積分器開始單獨地積分工作;DSP接著查詢本次觀測是否結(jié)束,若結(jié)束回到作業(yè)查詢,否則判斷存儲器中數(shù)據(jù)的 狀態(tài),根據(jù)數(shù)據(jù)狀態(tài),進(jìn)行相應(yīng)的處理;處理就緒的數(shù)據(jù)根據(jù)FLAG0的標(biāo)志,可以向壓縮單元傳送數(shù)據(jù)。三種模式下的圖像處理程序流圖如圖7,圖7中ccdst( )是圖像輻射標(biāo)定子程序,format()是格式化子程序,內(nèi)插運算采用線性內(nèi)插方法,相關(guān)運算采用FFT和逆FFT方法。

 

                     
                                          圖6 DSP主程序框架

 

 


                                        圖7 圖像處理程序模塊流圖

                                       圖8 積分單元中斷服務(wù)程序流圖


  除了主程序和數(shù)據(jù)處理程序外,DSP還有一個重要的中斷子服務(wù),就是積分單元每幀圖像積分完畢的中斷服務(wù)程序,其流程框圖如圖8。它根據(jù)積分的圖像幀數(shù)和觀測模式,判斷觀測是否結(jié)束,根據(jù)不同的情況設(shè)置積分器中相應(yīng)的寄存器,這些寄存器控制著積分器的工作行為和DSP的數(shù)據(jù)處理方法。圖8中參考圖像和活動圖像的獲取是在采集到的2048×1024圖像的中心,獲取256×256的子塊,也就是說,相關(guān)運算是在兩幀256×256的圖像之間進(jìn)行的;對于圖像傳送操作,考慮到寧靜模式的數(shù)據(jù)處理,要求的存儲器比爆發(fā)和活動區(qū)模式要大一倍。為了不把存儲器設(shè)計得太大,對于寧靜模式,不再采用乒乓存儲器切換的結(jié)構(gòu),而是在數(shù)據(jù)就緒時,利用光學(xué)儀器調(diào)整的1s時間,將積分就緒的圖像傳到DSP的工作區(qū)內(nèi)。 
       3 樣機(jī)研制和實驗結(jié)果

  原理樣機(jī)的研制過程中,DSP器件是AD公司ADSP21060,開發(fā)平臺采用VisualDSP2.0。FPGA器件選用Xilinx公司100萬門的Virtex II系列器件,開發(fā)平臺采用ISE6.2。已完成的地面樣機(jī)達(dá)到了合同的要求。用(接上頁) DSP硬件仿真器對樣機(jī)作了軟硬件測試,首先對各接口進(jìn)行了測試,在保證數(shù)據(jù)可以正確地接收和發(fā)送后,測試系統(tǒng)的功能。這些測試均在一個專門開發(fā)的地面支持系統(tǒng)測試平臺上進(jìn)行。經(jīng)過單元測試,再與其它單元接在一起進(jìn)行系統(tǒng)級的聯(lián)調(diào)和系統(tǒng)級測試。結(jié)果表明達(dá)到設(shè)計目標(biāo),可以按要求完成系統(tǒng)的各項功能。 
 

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉