DRAM封裝及模塊技術趨勢

1 引言

動態(tài)隨機存儲器DRAM與中央處理器CPU一樣，已成為PC的核心芯片。正如其名稱含義，DRAM是一種需要數(shù)據(jù)再生的隨機存儲器，PC當前要執(zhí)行的程序和數(shù)據(jù)都保存在由DRAM組成的內(nèi)存模塊主存儲系統(tǒng)內(nèi)，最常用單管MOS器件構成存儲單元，以集成的微小柵電容動態(tài)的存儲電荷來記憶二進制數(shù)據(jù)，集成度高，存儲容量大。功耗小，成本低。計算機CPU芯片急速發(fā)展，每推出一款新型CPU的速度均以百兆赫為單位提高，拉動DRAM沿摩爾定律高速推進，急需封裝技術密切支持。因而DRAM內(nèi)存芯片封裝技術備受IT界關注。

2 DRAM品種類型及市場狀況

產(chǎn)業(yè)界對DRAM投資力度加大，芯片技術日新月異，正努力突破0.1 μm線寬電容記憶元件的縱橫比理論極限，結構上推出堆疊式、溝槽式產(chǎn)品，采用高速、多層銅互連技術以及高、低絕緣材料研發(fā)產(chǎn)品。光刻是減少DRAM線寬的關鍵工藝，193nm準分子激光掃描分步投影光刻將成為90nm 工藝的主流光刻設備，并向70nm工藝延伸，預計到2009年將應用45nm光刻設計尺寸，制備0.02μm特征尺寸的64GB產(chǎn)品，2012年可應用32nm光刻設計尺寸，制備0.016μm特征尺寸的256GB DRAM。

DRAM按產(chǎn)品類型劃分，市場上主要有單數(shù)據(jù)傳輸率的同步S(Synchronous)DRAM和雙倍數(shù)據(jù)速率DDR(Double Data Rata SDRAM)以及直接接口DR(Direct Rambus)DRAM等三大類別產(chǎn)品系列。SDRAM的內(nèi)存頻率與CPU的頻率能同步存取數(shù)據(jù)，節(jié)省執(zhí)行指令及數(shù)據(jù)傳輸時間，應用片內(nèi)時鐘，使輸入及輸出能同步進行，實現(xiàn)無等待，當前主流的SDRAM的時鐘頻率為133MHz，有的已達到166 MHz。DRDRAM采用高速而窄的存儲總線與信息包指令，在存儲記憶部分和主控部分都帶有控制器，也是新一代的主流內(nèi)存標準之一，主要用于對質(zhì)量和速度有很高要求的帶圖形顯示功能的PC中，其發(fā)展歷程并不平坦，成本過高而飽受非議。2003年5月，英特爾宣布停止生產(chǎn)支持DRDRAM的i860、i850CPU芯片，并聲稱所有新的CPU芯片組將支持DDR，意味這種內(nèi)存將逐漸退出市場。不過，Rambus公司也絕境反擊，自主開發(fā)出一種新的XDR(eXtueme DataRata DRAM，極快的數(shù)據(jù)傳輸內(nèi)存)技術，仍采用與以往相同的串行結構，不同的是XDR擁有獨立的數(shù)據(jù)通道，有效降低延遲時間，傳輸速率達3.2GHz甚至6.4GHz，能以驚人的高速運轉并提供幾近夸張的帶寬，最高100GB·s-1。XDR技術最早也得在今后1年左右才能上市，若價位仍昂貴，其成功與否尚無法定論。

DDR由SDRAM技術發(fā)展而來，仍屬于這一工藝技術體系，其重大改進是可在時鐘觸發(fā)沿的上升、下降沿都能進行數(shù)據(jù)的讀取，傳輸速率為SDRAM的兩倍，提供雙倍內(nèi)存帶寬。在生產(chǎn)線上，只要將SDRAM生產(chǎn)線稍作改進，即可生產(chǎn)DDR，制造技術、封裝形式、材料消耗也基本相同，無需太大的投入即可量產(chǎn)，生產(chǎn)成本大體相同。內(nèi)存模塊和主板廠商都可利用現(xiàn)存的設備及技術，生產(chǎn)支持DDR的產(chǎn)品，市場主流有100 MHz、133 MHz、166MHz、400 MHz的模塊產(chǎn)品，其帶寬對比如表1所示，快速才是發(fā)展的硬道理，使新一代的高性能PC系統(tǒng)成為可能，包括臺式機、工作站、服務器、便攜式電腦、圖形適配器、路由器等。按MB量計算，2002年DDR產(chǎn)量已超過SDRAM，256／512MB的DDR在2004年仍是主流產(chǎn)品，據(jù)三星聲稱，2003年上半段DDR占全部DRAM產(chǎn)品的40％，2004年上升至60％。建立在內(nèi)存控制器基礎上的雙通道模式DDR和QBM四存儲體存儲器DDR技術日趨成熟，前者最大可提供6.4 GB·S-1的內(nèi)存帶寬，后者只增加一個小模塊，就可提供相當于DDRⅡ的峰值性能。

內(nèi)存和CPU芯片廠商并不滿足于第一代DDR性能，電子器件工程聯(lián)合委員會JEDEC多次公開展示DDRⅡ規(guī)范標準，如表2所示。相對于第一代DDR，DDRⅡ主要有這樣一些改進：預取數(shù)據(jù)容量從2bit提高到4bit，在每個數(shù)據(jù)位同時取4位串行信息；工作電壓從2.5V降到1.8V，改用更低的芯核電壓和SSTL I／O電壓；采用片內(nèi)終結器設計，即將原來在主板上的終結電阻集成到片內(nèi)，有助于提高高頻下的信號質(zhì)量，并降低主板成本；頻率從400 MHz起跳，緊接著就會達到533 MHz；為減少阻抗與連線長度，改用BGA封裝；今后從1GB開始，還將采用8存儲體陣列；將融入CAS、OCD、：DDT等新性能指標中斷指令，提升內(nèi)存帶寬的利用率，最高可實現(xiàn)800 MHz、帶寬6.4 GB／s，采用雙通道帶寬可飆升到12.8GB／s。各內(nèi)存廠商都在發(fā)展512MB高密度DDR400與DDRⅡ芯片，DDRⅡ憑借其優(yōu)異的性能極有可能在2004年蓄熱猛發(fā)。DDRⅢ 更是在DDRⅡ 基礎上的翻倍發(fā)展，預計將會在2007年推出。

從DDR替代SDRAM的情況看，內(nèi)存芯片更新?lián)Q代的最直接原因是CPU與主板北橋芯片的數(shù)據(jù)交換量受影響所致，Rambus公司的XDR技術期望能從DDR向DDRⅡ過渡的動蕩局面中受益，三星和東芝公司的快循環(huán)SDRAM以及英飛凌與美光公司的減少延遲SDRAM也值得關注，技術優(yōu)勢并不代表一切，還須接受應用、品質(zhì)、成本、供求平衡等的市場考驗。

DRAM正朝高密度、大容量、低功耗、高性能等方向發(fā)展，PC曾經(jīng)成就了其輝煌，例如，PC的主存儲器、圖像存儲器和外設存儲器，2002年這一領域的應用約占40％，目前其應用和市場則以PC為主逐漸走向分散化的后PC時代，表3示出DRAM市場分布，尤其是移動通信很可能成為特定應用DRAM浪潮的推動力，新一代手機將采用大容量、低功耗的DRAM，預計2005年將達到20億塊，占整個DRAM市場的28％。今后幾年內(nèi)，其他諸如數(shù)字電視、數(shù)字衛(wèi)星機頂盒、DVD、刻錄機等消費電子產(chǎn)品對DRAM的需求也將快速增長，由此推動DRAM多元化可持續(xù)發(fā)展。表4示出美國半導體行業(yè)協(xié)會SIA對這類產(chǎn)品增長預測，2002年全球DRAM市場規(guī)模達155億美元，同比增長33％，市場發(fā)展的關鍵動力是DDR供貨猛增，成為當年增長最快的主要半導體產(chǎn)品之一。

表5示出i Suppli報道的目前全球DRAM市場的最大供應商，大廠商的市場占有率極高，三星、美光、英飛凌、現(xiàn)代等廠商同時生產(chǎn)DRAM和內(nèi)存模塊(內(nèi)存條)，三星的新型DDR400有256MB、512MB、1GB等三種，1GB的SO-DIMM在一個STSOP輕型封裝中含有多枚512MB的DDR芯片，可用于筆記本電腦，批量生產(chǎn)符合JEDEC標準的256MB圖像：DDRⅡ，采用多項先進技術與144焊球FBGA封裝，性能提高50％，可支持超高密度512MB圖形內(nèi)存。美光采用0.11μm工藝，研制出用于圖像處理及高速網(wǎng)絡的業(yè)界首款圖像GDDR3已交付使用，美光512MB DDR400可提高雙通道系統(tǒng)的系統(tǒng)存儲密度。中國臺灣的威盛電子推出P4平臺雙信道DDR芯片組，茂矽以0.13μm 工藝量產(chǎn)256MB DDRⅡ系列產(chǎn)品，華邦DDR400與DDR333出貨比例相當，力晶采用0.13μm功工藝月產(chǎn)1.5萬晶圓片DRAM。此外，金斯頓、勝創(chuàng)、金邦、海盜、宇瞻等封裝及內(nèi)存條廠商也推出DDR400內(nèi)存模塊。

內(nèi)部存儲器、微芯片、邏輯電路是半導體業(yè)撒播三大產(chǎn)品的主格局，在整個行業(yè)中所占比重為67％～69％。從表5可知，DRAM的主戰(zhàn)場在韓國，三星和現(xiàn)代兩公司占全球45.3％的市場份額，而且三星發(fā)揮大投入大產(chǎn)出優(yōu)勢，連續(xù)11年位居排行榜首。美光、英飛凌實力雄厚，仍能獨領風騷，中國臺灣4家廠商的發(fā)展實力值得關注，爾必達(日本電氣與日立合資的Elpida)、三菱、東芝勢單力薄，日本當年DRAM霸主風范蕩然無存。綜觀DRAM供貨商的發(fā)展路線，已從美國、日本向韓國、中國轉移，中國大陸在DRAM領域的產(chǎn)業(yè)潛力很大，可能在3-5年內(nèi)超過臺灣。

3 DRAM封裝技術趨勢

DRAM封裝技術幾經(jīng)變遷，從雙列直插封裝DIP、J型引腳小外形封裝SOJ、薄型小尺寸封裝TSOP、底部引線塑料封裝BLP、焊球陣列封裝BGA(F-BGA、W-BGA)發(fā)展到芯片級封裝CSP、堆疊封裝等高性能封裝時代，表6示出部分DRAM封裝對比。在成本允許的條件下，采用先進的封裝技術提升DRAM性能，適應新一代高頻、高速、大容量內(nèi)存芯片的封裝需求。

DIP流行于上世紀七十年代，多采用塑料或陶瓷作為封裝材料，適合當時印制電路板PCB的穿孔安裝，易于PCB布線，但占用面積大，電氣性能欠佳，無法提供足夠多的管腳數(shù)。在DIP基礎上開發(fā)出的SOJ，其管腳形狀向內(nèi)彎曲、尺寸較小、排列緊密，可擁有更多的管腳，直接焊嵌在PCB表面。它在早期72線快頁式內(nèi)存FPM和擴充數(shù)據(jù)輸出內(nèi)存EDO時頗為流行，跨入SDRAM時代后，很快被更為理想的TSOP取代。八十年代出現(xiàn)的第二代內(nèi)存封裝技術以TSOP為代表，可分為TSOP I和TSOPⅡ，前者引腳置于較窄的兩側，而后者的引腳則置于較寬的兩側，甚至可以在內(nèi)存芯片的周圍做出引腳，目前大多數(shù)SDRAM和DDR芯片都采用TSOPⅡ封裝，通常簡稱為TSOP，理論上的引腳數(shù)量可多達304根。TSOP的特點是適合在PCB表面安裝布線，外形尺寸和寄生參數(shù)減小，可靠性好，可在較高頻率下應用。BLP的英文全稱為Bottom Leaded Plastic，其芯片與封裝之比大于1：1.1，封裝高度和面積較小，應用不多。進入九十年代，BGA隨微電子技術發(fā)展被開發(fā)出來，其最大特點是器件與PCB之間的互連引腳改到底部用合金焊料或有機導電樹脂制作的球形凸點方式引出，容易獲得超過600根引腳的封裝體，引腳間距也比TSOP大，芯片組裝時的難度大大降低，電氣性能優(yōu)良，信號傳輸延遲很小，芯片面積與封裝面積頗為接近，體積僅為TSOP的1／3，散熱傳導效率高。雖然BGA技術上全面優(yōu)于TSOP，但TSOP已經(jīng)能夠滿足多數(shù)SDRAM和DDR要求，TSOP先人為主，內(nèi)存芯片廠商缺乏升級封裝技術的發(fā)展動力，加上更先進的CSP引起重視，BGA沒有在DRAM中廣泛被采用，目前這種封裝只在極個別品牌上虛用。

CSP性能較，BGA又有更大的提升，最先在內(nèi)存芯片DRDRAM中獲得應用，正逐漸發(fā)展到DDR上，擁有眾多TSOP和BGA無法比擬的特征，將成為高性能內(nèi)存芯片封裝的主流，并被視為未來內(nèi)存芯片的終極封裝形式。CSP的主要結構有內(nèi)芯芯片、互連層、焊球(或凸點、焊柱)、保護層等幾大部分，互連層是通過載帶自動焊接或引線鍵合、倒裝芯片等方法，來實現(xiàn)芯片與焊球之間的內(nèi)部連接，是CSP關鍵組成部分。目前有多種符合CSP定義的封裝結構形式。CSP的芯片面積與封裝面積之比與1：1的理想狀況非常接近，絕對尺寸為32mm2，相當于BGA的1／3和TSOP的1／6，即CSP可將內(nèi)存容量提高3～6倍之多。測試結果顯示，CSP可使芯片88.4％的工作熱量傳導至PCB，熱阻為35℃·w-1，而TSOP僅能傳導總熱量的71.3％，熱阻為40℃·w-1。CSP所采用的中心球形引腳形式能有效地縮短信號的傳導距離，信號衰減也隨之減少，芯片的抗干擾、抗噪性能更強，存取時間比BGA改善15％～20％，完全能適應DDRⅡ，DRDRAM等超高頻率內(nèi)存芯片的實際需要。而且，CSP可容易地制造出超過1000根信號引腳數(shù)，哪怕再復雜的內(nèi)存芯片都能封裝，在引腳數(shù)相同的情況下，CSP的組裝遠比BGA容易。CSP還可進行全面老化、篩選、測試，且操作、修整方便，能獲得真正的KGD芯片。不少國際知名內(nèi)存廠商都表示：自DDR333開始，要提高內(nèi)存的良品率，必須采用CSP技術。一些內(nèi)存廠商已推出采用CSP的內(nèi)存模塊，CSP在存儲器方面的應用將加快，預測其年增長幅度高達54.9％。

堆疊封裝技術有的稱其為系統(tǒng)級封裝SiP，這是一種對兩個以上芯片(片芯、籽芯)、封裝器件或電路卡進行機械和電氣組裝的方法，在有限的空間內(nèi)成倍提高存儲器容量，或?qū)崿F(xiàn)電子設計功能，解決空間、互連受限問題。堆疊封裝分為定制堆疊和標準商業(yè)堆疊兩大類型。前者通過芯片層次工藝高密度化，其設計和制造成本相對較高，一個定制堆疊DRAM方案的成本約為每GB存儲器1.5～5萬美元；后者采用板卡堆疊、柔性電路連接器聯(lián)接、封裝后堆疊、芯片堆疊式封裝等方式，其成本只比采用單芯片封裝器件的存儲器模塊貴平均15%～20%。芯片堆疊式封裝的成本效率最高，在一個封裝內(nèi)有2-5層芯片堆疊，從而能在封裝面積不變的前提下，有效利用立體空間提高存儲容量，主要用于DRAM、閃存和SRAM。另外，通過堆疊TSOP可分別節(jié)約50％或77％的板級面積。在兩層堆疊時，其封裝高度仍可滿足．JEDEC對于存儲器模塊高度的要求，利用現(xiàn)有存儲器芯片技術，獲得更高的存儲密度，并將疊置在PCB上的信號走線長度大大縮短。塔式堆疊封裝技術利用目前高密度256MB SDRAM或DDR芯片，以同樣的尺寸獲得512MB的密度，采用一條表面安裝生產(chǎn)線每月即可生產(chǎn)100萬件堆疊器件。薄型小尺寸Web服務器以及高端服務器和工作站、網(wǎng)絡、電信的應用需求，推動堆疊封裝技術持續(xù)發(fā)展。典型的路由器或電信網(wǎng)關需要的DRAM容量已經(jīng)從每存儲器通道128MB發(fā)展到512MB和1GB，需要在盡可能小的空間內(nèi)保證最大的系統(tǒng)存儲器可用性。新的增強操作系統(tǒng)對大量DRAM的需求，也意味著1GHz加高速多處理系統(tǒng)可更好地采用高速、大容量存儲器來滿足CPU速度。

4 DRAM內(nèi)存模塊動態(tài)

在實際應用中，寫入DRAM的數(shù)據(jù)信息難以維持較長時間，即使不斷電也需要每隔數(shù)十毫秒的周期性電源補充刷新，構成主存儲器時的外部電路較復雜，采用一小片條形內(nèi)存模塊來解決DRAM的不足，裝在主板插槽上進行數(shù)據(jù)交換。

內(nèi)存模塊主要由多層PCB、內(nèi)存顆粒(已封裝內(nèi)存芯片器件)、串聯(lián)內(nèi)存檢測芯片SPD、電阻與電容器元件、觸點等幾部分整合組裝而成，根據(jù)模塊容量與內(nèi)存顆粒密度類型確定內(nèi)存顆粒數(shù)量，表7示出這兩者不同的容量單位，其換算方法為1MB=8Mbit。精密級內(nèi)存模塊采用低干擾6層PCB和A級的DRAM內(nèi)存顆粒制造，6層PCB具有完整的電源層與地線層，SPD利用一枚EEPROM芯片來保存內(nèi)存基本信息，PC開機時由主板自檢讀取，并為內(nèi)存設置最優(yōu)化的工作方式。內(nèi)存模塊的規(guī)格有單面接觸內(nèi)存模塊SIMM、雙面接觸內(nèi)存模塊DIMM、DRDRAM專用的RIMM(Rambus In-Line Memory Module)之分，幾乎所有的SDRAM和DDR均采用DIMM形式，不同的只是引線數(shù)而已，SO-DIMM的尺寸更小，用于筆記本電腦。采用增加內(nèi)存顆粒、雙物理Bank(內(nèi)存與北橋芯片之間的數(shù)據(jù)交換通道)設計，做大模塊總容量。據(jù)悉，目前各內(nèi)存制造商都在發(fā)展512MB高密度的DDR400和DDRⅡ芯片，看來單模組突破2GB指日可待。

5 結束語

2004年電子設備包括PC、消費電子、無線通信和網(wǎng)絡產(chǎn)品市場全面增長，PC和手機需求尤其暢旺，在這兩大類產(chǎn)品牽引下，DRAM和閃存在2005年還將晶光四射。目前,幾乎所有的DRAM生產(chǎn)線向300mm轉移，可以預計這將會很快給DRAM封裝技術帶來挑戰(zhàn)和機遇，封裝業(yè)的重要性與日俱增。

國內(nèi)芯片市場用量占全球消耗總量的20％左右，一些芯片制造廠家以代工DRAM生產(chǎn)。中芯國際SMIC與首鋼、北京經(jīng)濟技術開發(fā)區(qū)、北大聯(lián)合建造代工英飛凌0.11μm的300mm DRAM生產(chǎn)線于2004年7月投產(chǎn)，在具體產(chǎn)品類型上展開比拼交戰(zhàn)。內(nèi)存封裝必須適應新一代DRAM芯片的發(fā)展，芯片生產(chǎn)前、后工序資源有效整合，才能極具市場競爭力。