摘 要： 針對諧波污染問題，設計并實現(xiàn)了一種由上、下位機組成的并聯(lián)型有源電力濾波器。以TMS320C5416 DSP為核心的下位機控制模塊為背景，重點介紹了CPLD對其外圍器件的邏輯接口設計，主要包括外圍器件的片選和讀寫控制、DSP的中斷管理和時鐘信號的分頻處理等。開發(fā)軟件使用QuartusⅡ，通過硬件描述語言VHDL對其功能進行描述，并在波形編輯器中完成邏輯時序的仿真。
關鍵詞： DSP；CPLD；VHDL；時序仿真
隨著電力電子技術的飛速發(fā)展，電力電子裝置的應用日益廣泛，引起的諧波污染問題也越來越受到人們的關注。為了提高電能質量，抑制諧波污染，一條基本思路就是裝設諧波補償裝置[1]。由于傳統(tǒng)的LC濾波器易受電網阻抗和運行狀態(tài)影響，容易與系統(tǒng)產生并聯(lián)諧振而且只能補償固定頻率諧波，所以有源電力濾波器已經成為諧波補償?shù)囊环N新的發(fā)展趨勢。有源電力濾波器能夠對不同頻率的諧波和變化的無功功率進行補償，同時為了滿足諧波檢測的實時性、準確性要求，多采用以高速數(shù)字信號處理見長的DSP作為系統(tǒng)CPU。但是DSP只有兩個I/O口，與多個外圍器件的接口擴展受到限制，所以本文采用CPLD設計了DSP系統(tǒng)的組合邏輯電路，實現(xiàn)與外圍器件的接口擴展和時序配合,并在QuartusⅡ波形編輯器中完成了系統(tǒng)的時序分析。
1 系統(tǒng)總體設計
本系統(tǒng)是并聯(lián)有源電力濾波器，主要治理電流諧波，采用上、下位機的設計形式。下位機控制電路以TMS320C5416 DSP為核心，實現(xiàn)現(xiàn)場數(shù)據(jù)采集，諧波的實時檢測與補償、無功功率補償和簡單的數(shù)據(jù)顯示功能；上位機采用工控機并利用Visual C++和SQL Server集成開發(fā)軟件，實現(xiàn)電網數(shù)據(jù)的存儲和進一步分析處理。系統(tǒng)總體框圖如圖1所示。
下載文檔
