瀏覽過很多網(wǎng)頁,ic 方面見幾乎很少見到有對模擬集成路方面的討論。
在下不才,只想假個人一點想法,引出前輩與高手共同交流關(guān)于模擬集成電路設(shè)計方面的體會和經(jīng)驗。
個人感覺,模擬集成電路設(shè)計與工藝生產(chǎn)結(jié)合要求很高,這一點體現(xiàn)在設(shè)計中,必需時時想到layout和設(shè)計規(guī)則,尤其在具體考慮每個mosfet 的工作狀態(tài),每個電路在各種corner下的工作點如何,如何去除掉在集成工藝下的負(fù)效應(yīng)時。比如:在設(shè)計差分結(jié)構(gòu)時match很重要,不但size要match, 而且走線長短也要一致,這時的對稱就是match的重點。再比如:設(shè)計pad 時如何使得電場分布均勻(這在layout 時,有時要求形狀要圓滑些),使得其性能最佳,等等。
同時,他對設(shè)計工作者的理論要求也很高,尤其是器件原理,和系統(tǒng)及信號處理要高度的融合在一起,要達(dá)到熟能生巧決非一年半載。在soc 時通訊方面的知識也必不可缺。那種認(rèn)為模擬只是經(jīng)驗的積累在下不敢恭維,其實在實際工作中,那行哪業(yè)部不要求經(jīng)驗?要說經(jīng)驗理論不就是抽象的經(jīng)驗么,我國這么多年在技術(shù)領(lǐng)域之所已落后很大一部分原因在于落后的理論與方法,當(dāng)然,原因還有很多種的。
模擬集成電路設(shè)計變化多端,可是萬變不離其宗:一種對平衡的把握以與控制。那些認(rèn)為模擬電路是 bias ,current mirror , differential pairs, source follower ... 的積木塊壘成的電路的觀點,是不夠深刻的。對于真正的模擬高手,“模擬集成電路是一種在對現(xiàn)有電路結(jié)構(gòu),工藝深刻了解的基礎(chǔ)上的靈活運用于創(chuàng)新”(一句模擬高手的話)。他更加是一種風(fēng)格和思想。當(dāng)然,可能在其他技術(shù)行業(yè)都可能有共同的認(rèn)識。
一點看法,希望更多的模擬集成電路同行加入討論。:)