基于TMS320LF2407 DSP控制器語音模塊的設計

摘  要：本文著重介紹了DSP芯片的SPI同步串行接口及SPI與語音轉換芯片AD50的通信方式，給出了硬件電路設計。針對AD50的特點，軟件設計時通過DSP的SPI口對其進行初始化配置，使其正常工作。DSP在內部對語音信號予以處理并通過AD50輸出。
關鍵字：  數(shù)字信號處理器DSP   同步串行接口SPI  語音模塊　AD50的初始化

隨著信息技術和計算機技術的飛速發(fā)展，DSP技術也正以日新月異的速度應用到國民經(jīng)濟的各個領域。TMS320LF240X系列DSP是美國德州儀器（TI）公司推出的一款16位定點數(shù)字信號處理器，它采用程序總線、數(shù)據(jù)總線分別獨立并具有多條總線的哈佛結構體系，其數(shù)據(jù)和程序有各自獨立的存儲空間，這樣的結構使數(shù)據(jù)吞吐率有很大提高；芯片內部包含多個處理單元；16×16位硬件乘法器；廣泛采用深度流水線技術，以及特有的DSP指令，使得取址、譯碼和處理可同時進行，從而減少了指令執(zhí)行時間，增強了DSP的處理能力；具有強大的內部事件管理器、10位A/D采樣功能、I/O端口等豐富的外設接口。因此 DSP適用于高速、實時性的數(shù)據(jù)處理應用系統(tǒng)。

對于某一控制任務可能需要多個DSP相互合作完成或DSP作為主控制器來控制其他外圍器件，這樣DSP就需要和其他控制器頻繁交換數(shù)據(jù)，此時，我們可以通過SPI口進行器件之間的高速數(shù)據(jù)交換，這種通信方式比起通過串行通訊接口（SCI）速度提高了近一倍。

2. SPI串行外設接口

DSP的串行外設接口（SPI）是一個高速同步串行輸入/輸出(I/O)口，它能使可編程長度(1~16位)的串行位流以可編程的位傳輸速率輸入或輸出器件。SPI口主要 通過4根線來完成通信^[1]，即：時鐘線(SPICLK)，主機輸出/從機輸入線（SPISIMO）,主機輸入/從機輸出線（SPISOMI），SPI從發(fā)送使能        。它主要用于主從式系統(tǒng)中，一個主控制器可以帶動幾個從器件，或者一個主控制器可以和幾個其他控制器構成多機系統(tǒng)，從器件的時鐘是由主機給出，主機通過從發(fā)送使能信號來使同一時刻只有一個從器件和主機交換數(shù)據(jù)。從器件只有在主機發(fā)送命令時才向主機傳送數(shù)據(jù)。

SPI主機和從機連接如下：

圖1 SPI主從機硬件連接

由于SPI接口是串行傳輸數(shù)據(jù)，所以要求通信兩端的時序必須匹配。TMS320LF2407的SPI接口有4種時序，由芯片的SPICLK寄存器的4種時鐘模式確定。這4種模式規(guī)定同步移出和移入數(shù)據(jù)位與時鐘上/下觸發(fā)沿及相位是否延遲的關系。

模式0――上升沿觸發(fā)無延時：上升沿發(fā)送數(shù)據(jù)，緊接的下降沿接收數(shù)據(jù)。

模式1――上升沿觸發(fā)有延時：上升沿前半個周期和緊接的下降沿之間發(fā)送數(shù)據(jù)，上升沿接收數(shù)據(jù)。

模式2――下降沿觸發(fā)無延時：下降沿發(fā)送數(shù)據(jù)，緊接的上升沿接收數(shù)據(jù)。

模式3――下降沿觸發(fā)有延時：下降沿前半個周期和緊接的上升沿之間發(fā)送數(shù)據(jù)，下降沿接收數(shù)據(jù)。

DSP可以根據(jù)系統(tǒng)中與之通信的芯片的具體特點來選擇一個工作模式。

3. 硬件電路設計

語音模塊的硬件電路設計必須保證語音信號輸出的實時性，這里我們采用TI DSP系列的TMS320LF2407（以下簡稱2407），它高達30MIPS的處理能力足以滿足語音的實時要求。語音采集和輸出芯片采用的是TLC320AD50C^[2] （以下簡稱AD50），它是一款單5V電源供電、16位A/D和D/A高分辨率的可編程信號轉換器。語音信號實時處理系統(tǒng)的主要功能是將話音通過MIC輸入，然后經(jīng)過差分放大、模擬帶通濾波后，輸入AD50，經(jīng)采樣，將數(shù)據(jù)再送入DSP中進行處理，最后再將處理完的語音數(shù)據(jù)經(jīng)DAC，放大輸出，最后驅動喇叭發(fā)聲。

AD50是差分器件，從MIC輸入的信號Vaudio經(jīng)集成運放后變?yōu)椴罘州斎?N*Vaudio，在對模擬信號進行數(shù)據(jù)采集以前，需要經(jīng)過帶通濾波器濾除帶外雜波。由于話音的頻率一般在3400Hz以下，而工頻干擾一般為50Hz左右。所以設計了通帶范圍為300Hz～3400Hz的帶通濾波器。該濾波器由兩級二階低通、兩級二階高通級聯(lián)組成，采用多級反饋形式，具有巴特沃斯（butterworth）帶內平坦的特性，這樣可保證300～3400Hz的語音信號不失真地通過濾波器，不僅濾除帶外的低頻信號，以減少帶外工頻等分量的干擾，還將濾除帶外的高次諧波，減少由于采樣引起的混疊失真。

設計中AD50的功能實現(xiàn)是通過對其內部的4個寄存器進行編程來完成的，對這4個寄存器的訪問與其他一些接口電路有所不同，它不是通過地址線選通寄存器，而是通過串行輸入口（DIN）在二次通信的時刻將控制字輸入到AD50中，對4個寄存器進行初始化。通過這種串行接口的初始化，可以達到對AD50進行編程的目的，可編程的功能還包括：復位、掉電、通信協(xié)議、信號采樣率、增益控制等。

AD50和DSP交換數(shù)據(jù)時，數(shù)據(jù)流和控制流在串行線上一位一位的傳輸，我們通過分時復用傳輸線即一次串行通信和請求二次串行通信的方法來分辨是數(shù)據(jù)流還是控制流。使一次通信時DIN端口輸入的16bit數(shù)據(jù)的LSB位為高，這樣在特定模式下就發(fā)出了二次通信的請求。在二次通信過程中，16位控制字DIN引腳輸入到AD50中來，對它的4個寄存器進行寫操作，從而實現(xiàn)AD50的各個可編程控制。 基于SPI串行外設接口的特點，在硬件電路設計時考慮到采用的語音處理芯片AD50和2407的時序，配置AD50為主動模式，2407的SPI為從動模式。AD50的基準時序信號MCLK由DSP的系統(tǒng)時鐘輸出CLKOUT提供，AD50通過內部的PLL分頻器將MCLK信號變成SCLK信號，SCLK信號即控制著串行數(shù)據(jù)流中字符內部位與位之間的定時關系。由于AD50不是標準的串行外設接口，根據(jù) SPICLK端在從動方式下正常工作所需接收的信號波形，將AD50的FS引腳經(jīng)非門引出，和SCLK相與，它們輸出的時序信號和SPI的SPICLK端相連以達到控制兩者時序同步的目的。

DSP和AD50的管腳時序圖如圖2所示：

圖2  SPI和AD50C主要引腳信號時序圖

由于AD50是SPI通信接口的主動器件，為了更好地控制AD50，可將DSP的任意一個沒有用到的通用I/O端口作為AD50的使能口，和AD50的PWDOWN端口相連，通過這個通用I/O口來控制AD50的啟動和關閉。SPI的使能端SPISTE所要求的使能信號可以由AD50的FSD端口獲得，通過對AD50的軟件初始化，將FSD輸出的使能信號略提前于一次通信的第一位數(shù)據(jù)的傳送時刻，即可以實現(xiàn)在AD50和SPI傳輸數(shù)據(jù)的前一時刻將SPI使能。  

電路連接如圖3所示：

圖3  DSP和AD50的硬件連接原理圖

4.軟件設計

當系統(tǒng)要對語音信號進行處理時，首先要正確地初始化SPI和AD50。由于AD50屬于DSP的外圍器件,且不是標準的通信串口，所以不能象SPI一樣通過直接向各寄存器置入初始化值而完成，而必須在AD50的二次通信時將原來置于SPI輸出緩沖寄存器里的值，通過串行傳輸線送入AD50的串行輸入端，以完成對AD50的初始化。

SPI初始化如下：

LDP   #DP_PF2          

LACL  MCRB

OR    #003CH            

；配置SPI各個引腳為特殊功能方式

LDP    #DP_PF1             

SPLK  #000FH,SPICCR    

；配置SPI寄存器允許初始化,16位數(shù)據(jù)輸出

SPLK  #0003H,SPICTL     

；從動方式,時鐘方式為無延時的上升沿

SPLK  #0002H,SPIBRR   

；SPI波特率為10MHz (根據(jù)采樣率確定波特率)

SPLK  #008FH,SPICCR    

；初始化結束,并關閉初始化使能位 

在初始化AD50過程中，首先向AD50的DIN端口發(fā)送0000H，確保第二次向AD50發(fā)送字符時，AD50處于一次通信，然后發(fā)送一個0001引發(fā)二次通信，再分四次把命令字寫入AD50，程序如下：

SPLK  #0000H,SPIDAT     

NOP

XMIT_RDY0:         

；確保第二次向AD50發(fā)送字符時，AD50處于一次通信

BIT   SPISTS,BIT6            ；等待數(shù)據(jù)

BCND  XMIT_RDY1,NTC     ；發(fā)送完

NOP

LACL  SPIRXBUF

NOP  

SPLK  #0001H,SPIDAT       ；開始初始化寄存器2

XMIT_RDY1:  

BIT   SPISTS,BIT6            ；等待數(shù)據(jù)

BCND  XMIT_RDY1,NTC     

；發(fā)送完,完成對AD的二次通信請求

NOP     

LACL  SPIRXBUF

NOP  

SPLK  #0210H,SPIDAT  

；正式初始化寄存器2,(16 BIT ADC MODE )       

XMIT_RDY1_1:

BIT   SPISTS,BIT6       

；等待數(shù)據(jù)

BCND  XMIT_RDY1_1,NTC       

；發(fā)送完,完成對寄存器2的初始化

NOP

LACL  SPIRXBUF      

SPI將它要發(fā)送的數(shù)據(jù)放在SPIDAT（一個移位寄存器）內，當SPI的使能引腳SPISTE變低，且SPICLK時鐘到來時，SPI便將SPIDAT內的數(shù)據(jù)通過移位的方式移出該寄存器，同時也以移位的方式將AD50發(fā)送的串行數(shù)據(jù)移入該寄存器。接收完后，SPI將接收到的數(shù)據(jù)復制到接收緩沖器SPIRXBUF，并將中斷標志位置為1。DSP可以通過查詢的方式不斷查詢這個位，當其變?yōu)?時，即表明一次數(shù)據(jù)傳輸已經(jīng)結束，此時可以去處理這個數(shù)據(jù)。

軟件流程圖如圖4所示：

圖4  軟件流程圖

DSP對語音信號進行處理時，可依據(jù)需要設計一些濾波器對其進行濾波處理^[3]，如FIR、IIR、FFT等。采用以上的硬件電路設計使得濾波器的頻率可調，大大擴展了該語音處理模塊的應用范圍。

5.結語

本文在介紹基于DSP語音模塊設計的基礎上，著重分析了SPI口的通信原理，介紹了SPI工作時序的不同模式，并結合該語音模塊的設計，詳細說明了SPI口在通信過程中的工作原理及軟硬件實現(xiàn)方案。在該模塊上已實現(xiàn)了FIR、IIR、級聯(lián)型IIR及FFT等對語音信號的濾波操作并取得了較好的效果。本語音模塊作為自主研發(fā)的《DSP綜合實驗系統(tǒng)》設備中的語音傳輸模塊已成功用于教學實驗中。

參考文獻

[1] 何蘇勤.王忠勇.TMS320C2000系列DSP原理及實用技術.北京：電子工業(yè)出版社 ,2003
[2] 高鍵鍵,基于DSP語音信號采集和傳輸?shù)膽醚芯?[學位論文].北京:北京化工大學,2003
[3] 程佩青.數(shù)字信號處理教程（第二版）.北京：清華大學出版社.2001