集成電路發(fā)展三大突破口

沿著“摩爾定律”，集成電路技術(shù)走過了50余年的歷程。如今的生產(chǎn)技術(shù)已接近達到22nm，如果繼續(xù)沿著按比例縮小之路走下去，根據(jù)2011年ITRS的預(yù)測，DRAM的最小加工線寬在2024年有可能達到8nm，進入量子物理和介觀物理的范疇，這時將面對兩大限制。

一、微觀尺度限制

由于介觀尺度的材料一方面含有一定量粒子，無法僅僅用薛定諤方程求解，同時，其粒子數(shù)又沒有多到可以忽略統(tǒng)計漲落的程度(根據(jù)傳統(tǒng)測量方法得到的硅原子半徑為110pm，通過計算方法得到的硅原子半徑111pm)，這就使得集成電路技術(shù)的進一步發(fā)展遇到很多物理障礙，如費米釘扎、庫倫阻塞、量子隧穿、雜質(zhì)漲落、自旋輸運等，需用介觀物理和基于量子化的處理方法來解決。

二、功耗限制

英特爾認為他們Pentium系列芯片的功率密度已與電爐相當。由于高溫對集成電路的高頻性能、漏電和可靠性劣化產(chǎn)生巨大影響，如任其發(fā)展，則集成電路的發(fā)熱要向著核反應(yīng)堆、火箭噴嘴乃至太陽表面的功率密度發(fā)展，顯然，這是不可能被接受的事實。對于不斷增長的熱耗散，要么采用水冷裝置來解決散熱問題，但這與電子設(shè)備的小型化、輕量化、移動化的發(fā)展方向相悖;要么必須開發(fā)低功耗乃至甚低功耗的集成電路來解決集成電路功耗不斷上升的問題。

如何突破集成電路的上述限制并滿足節(jié)能社會的需求，目前在進行的有三條技術(shù)途徑：

一是繼續(xù)摩爾定律，也就是繼續(xù)走比例縮小之路，將與數(shù)字有關(guān)的內(nèi)容集成在單一芯片上，成為芯片系統(tǒng)，但16/14nm之后的大生產(chǎn)工藝尚不明朗，還正在摸索之中;

二是超越摩爾，即采取系統(tǒng)封裝的方法將非數(shù)字的內(nèi)容，如模擬電路、射頻電路、高壓和功率電路、傳感器乃至生物芯片全部集成在一起，形成功能更全、性能更優(yōu)、價值更高的電子系統(tǒng);

三是采取新原理，即采用自下而上的方法或采用新的材料創(chuàng)建新的器件結(jié)構(gòu)，如量子器件(單電子器件、自旋器件、磁通量器件等)和基于自組裝的原子和分子器件(石墨烯、碳納米管、納米線等)，也有可能隨著物理、數(shù)學(xué)、化學(xué)、生物等新發(fā)現(xiàn)和技術(shù)突破，另辟蹊徑，建立新形態(tài)的信息科學(xué)技術(shù)及其產(chǎn)業(yè)。預(yù)計集成電路技術(shù)在21世紀30年代，上述技術(shù)途徑在相互碰撞的火花中會產(chǎn)生革命性的突破。