1. 程序在RAM中運(yùn)行 要點(diǎn):(1)程序的下載地址改到RAM空間中 (2)程序的debug之前要設(shè)定SP,PC指針到Ram空間 新建工程,選擇STM32 的具體型號(hào),我買(mǎi)的萬(wàn)利的開(kāi)發(fā)板,選擇stm32f103Vb。 設(shè)定程序下
文章介紹了嵌入式系統(tǒng)開(kāi)發(fā)過(guò)程實(shí)際上就是一個(gè)調(diào)試診斷的過(guò)程,而且調(diào)試診斷將一直伴隨著一個(gè)產(chǎn)品的終身,即使是最成熟的產(chǎn)品也偶爾會(huì)出現(xiàn)這樣或那樣的問(wèn)題,這都需要開(kāi)發(fā)人員去診斷、排查。 嵌入式系
引言 在Linux內(nèi)核中單獨(dú)實(shí)現(xiàn)TTY、I2C、SPI、ISA、USB等多種總線驅(qū)動(dòng)時(shí),每一種總線的實(shí)現(xiàn)都有各自的特點(diǎn),如參數(shù)設(shè)置不同,實(shí)現(xiàn)的結(jié)構(gòu)不同等。以TTY、I2C為例,TTY采用的是基于線路規(guī)程的三層結(jié)構(gòu),
數(shù)字濾波器作為語(yǔ)音與圖象處理、模式識(shí)別、雷達(dá)信號(hào)處理、頻譜分析等應(yīng)用中最基本的處理部件,現(xiàn)已成為最常用的工具之一。它既能滿足濾波器對(duì)幅度和相位特性的嚴(yán)格要求,又能避免模擬濾波器所無(wú)法克服的
CPLD和FPGA都支持邊界掃描(JTAG)模式,JTAG端口用于邊界掃描測(cè)試、器件配置、應(yīng)用診斷等,符合IEEE 1532/IEEE 1149,1規(guī)范。每個(gè)CPLD/FPGA器件都有專用的JTAG端口,JTAG端口有4個(gè)引腳,具體描述見(jiàn)表1。 通過(guò)JTAG下
在ARM9內(nèi)核的開(kāi)發(fā)中,燒錄和仿真BootLoader程序一直是研發(fā)工程師頭痛的事情。原因是沒(méi)有高效的BootLoader下載程序和模仿BootLoader加載的仿真。因此整個(gè)BootLoader的調(diào)試開(kāi)發(fā)效率不高。 TKScope支持ARM芯片不同形式的
PIC單片機(jī)為美國(guó)微芯公司(Ml-CROChip)公司生產(chǎn)研發(fā),品種極其豐富,各系列片內(nèi)功能資源各不相同,可以滿足用戶不同層次的開(kāi)發(fā)要求。它采用哈佛總線結(jié)構(gòu)和精簡(jiǎn)指令集(RISC)技術(shù),其尋址方式簡(jiǎn)單、運(yùn)行
從SQL導(dǎo)出到MYSQL的方法很多,現(xiàn)介紹一種無(wú)需編程,直接利用sql和mysql里的圖形界面進(jìn)行導(dǎo)入導(dǎo)出的簡(jiǎn)單方法。 前提是已經(jīng)安裝了sqlserver客戶端和mysql的圖形界面管理工具phpmyadmin。 在控制臺(tái)根目錄下打開(kāi)sqlserve
進(jìn)程 進(jìn)程是當(dāng)前操作系統(tǒng)下一個(gè)被加載到內(nèi)存的、正在運(yùn)行的應(yīng)用程序的實(shí)例。每一個(gè)進(jìn)程都是由內(nèi)核對(duì)象和地址空間所組成的,內(nèi)核對(duì)象可以讓系統(tǒng)在其內(nèi)存放有關(guān)進(jìn)程的統(tǒng)計(jì)信息并使系統(tǒng)能夠以此來(lái)管理進(jìn)程,而地址空間則
1.JAVA里沒(méi)有多繼承,一個(gè)類之能有一個(gè)父類。 而繼承的表現(xiàn)就是多態(tài)。一個(gè)父類可以有多個(gè)子類,而在子類里可以重寫(xiě)父類的方法(例如方法print()),這樣每個(gè)子類里重寫(xiě)的代碼不一樣,自然表現(xiàn)形式就不一樣。這樣用父
編譯環(huán)境: Borland C++ Builder 6.0, Windows Server 2003 DDK 運(yùn)行環(huán)境: Win98/2000/XP/2003 下面是訪問(wèn) USB 口必備的函數(shù): #include <vcl.h> #include <dir.h> #include <setupapi.h> #include "C:/WINDDK/3790/in
利用上圖所示的3種分立件電路進(jìn)行選定既簡(jiǎn)單又廉價(jià),但是也存在一個(gè)缺點(diǎn)。就是當(dāng)電池電壓緩慢下降到檢測(cè)門(mén)限值VT的附近,只要有幅度很小的毛刺干擾信號(hào)疊加到電源電壓上,就會(huì)引起輸出信號(hào)RST在高、
AVR單片機(jī)問(wèn)世以來(lái),獲得廣泛關(guān)注。它是一種采用精簡(jiǎn)指令集、以時(shí)鐘周期為機(jī)器周期的高速單片機(jī)。它采用快速寄存器文件(共有32個(gè)寄存器 R0~R31,其中R16~R31具有較強(qiáng)通用功能)、快速單周期指令。另外
看到網(wǎng)上有一些STC單片機(jī)免斷電下載程序的例子。但是都是要用串口中斷來(lái)完成。以下是一個(gè)程序片斷 拿來(lái)說(shuō)明 在調(diào)試程序中加入串口初始化代碼,串口中斷代碼即可實(shí)現(xiàn)不斷電下載程序 TMOD|=0x20; S
對(duì)于proteus 6.9以后的版本,在安裝盤(pán)里或LABCENTER公司有vdmagdi插件,安裝該插件即可實(shí)現(xiàn)與KEIL的聯(lián)調(diào)。 首先安裝vdmagdi軟件,然后再進(jìn)行以下設(shè)置: Keil設(shè)置 在Keil軟件上單擊“Project菜單/Options for Target”選
SPI(Serial Peripheral Interface,串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線,在芯片的引腳上只占用4根線,不僅節(jié)約了芯片的引腳,同時(shí)在PCB的布局上還節(jié)省空間。正是出于這種簡(jiǎn)單、易用的特性,現(xiàn)在越
在調(diào)試FPGA電路時(shí)要遵循一定的原則和技巧,才能減少調(diào)試時(shí)間,避免誤操作損壞電路。一般情況下,可以參考以下步驟進(jìn)行FPGA硬件系統(tǒng)的調(diào)試。 (1)首先在焊接硬件電路時(shí),只焊接電源部分。使用萬(wàn)用表進(jìn)行測(cè)試,排除電
0 引 言 數(shù)字通信中的消息數(shù)字流總是用若干碼元組成一個(gè)“字”,又用若干“字”組成一“句”。因此,在接收這些數(shù)字流時(shí),同樣也必須知道這些“字”、“句”的起止時(shí)刻,在接收端產(chǎn)生與“字”、“句”起止時(shí)刻相一致
許多FPGA設(shè)計(jì)使用嵌入式處理器實(shí)現(xiàn)控制。典型的解決方案是使用Nios這樣的軟處理器,雖然內(nèi)置硬處理器的FPGASoC也變得很流行了。圖1顯示的是一個(gè)典型的Altera FPGA系統(tǒng),其中
在單片機(jī)的控制應(yīng)用中,常有延時(shí)的需要。使用匯編語(yǔ)言可以編制能夠精確控制延時(shí)時(shí)間的程序,但參數(shù)計(jì)算卻比較復(fù)雜。延時(shí)參數(shù)的計(jì)算,是一個(gè)讓專業(yè)人員都感到頭痛的問(wèn)題?! 榱斯ぷ餍枰?,專業(yè)人員