方法

布線測(cè)試的具體方法及光纖傳輸通道測(cè)試

一種DSP二次Bootloader方法

隨著數(shù)字信號(hào)處理技術(shù)的快速發(fā)展，數(shù)字信號(hào)處理器（DSP）越來(lái)越廣泛地應(yīng)用于各種實(shí)時(shí)嵌入式系統(tǒng)中。數(shù)字信號(hào)處理（Digital Signal Processing，簡(jiǎn)稱DSP）是一門涉及許多學(xué)科

快速估算電路板走線或者平面的電阻值的方法（二）

如何利用CFD建模方法進(jìn)行PCB熱設(shè)計(jì)？

另外一方面，為了降低成本，又需要減少不必要的走線。因此為了滿足上述目標(biāo)，必須在設(shè)計(jì)階段對(duì)穩(wěn)壓器周圍的PCB熱導(dǎo)率變化及其對(duì)穩(wěn)壓器熱性能的影響進(jìn)行評(píng)估和調(diào)整。常見(jiàn)的熱分析方法是根據(jù)銅層的數(shù)量、厚度和覆蓋百分

通過(guò)基于SoC的方法設(shè)計(jì)手持醫(yī)療設(shè)備

如何消除PCB沉銀層？

大家都知道,因?yàn)橛≈凭€路板完成裝配后不能重工,所以因微空洞而報(bào)廢所造成的成本損失最高。雖然其中有八個(gè)PWB 制造廠商因?yàn)榭蛻敉思⒁獾搅嗽撊毕?但是此類缺陷主要還是由裝配廠商提出?？珊感詥?wèn)題根本沒(méi)有被PWB制

PCB設(shè)計(jì)時(shí)，如何防止ESD？

在能被ESD直接擊中的區(qū)域，每一個(gè)信號(hào)線附近都要布一條地線。I/O電路要盡可能靠近對(duì)應(yīng)的連接器。對(duì)易受ESD影響的電路，應(yīng)該放在靠近電路中心的區(qū)域，這樣其他電路可以為它們提供一定的屏蔽作用。通常在接收端放置串聯(lián)

三類表面貼裝方法

第一類 只有表面貼裝的單面裝配 工序: 絲印錫膏=>貼裝元件=>回流焊接 TYPE IB 只有表面貼裝的雙面裝配 工序: 絲印錫膏=>貼裝元件=>回流焊接=>反面=>絲印錫膏=>貼裝元件=>回流焊接 第二類采用表面貼裝元件和穿孔元件混

電路板設(shè)計(jì)方法與技巧

采用SOC構(gòu)建塊實(shí)現(xiàn)電源監(jiān)控的方法

電源監(jiān)控器的作用是控制系統(tǒng)的負(fù)載點(diǎn)（POL）以使電源軌滿足規(guī)范要求。POL可以是模擬也可以是數(shù)字的，這取決于輸出信號(hào)的類型。本文描述了如何使用SoC實(shí)現(xiàn)電源監(jiān)控的基本實(shí)現(xiàn)

全新方法解決高速PCB設(shè)計(jì)信號(hào)問(wèn)題！

在高速PCB設(shè)計(jì)中，信號(hào)完整性問(wèn)題對(duì)于電路設(shè)計(jì)的可靠性影響越來(lái)越明顯，為了解決信號(hào)完整性問(wèn)題，設(shè)計(jì)工程師將更多的時(shí)間和精力投入到電路板設(shè)計(jì)的約束條件定義階段。通過(guò)在設(shè)計(jì)早期使用面向設(shè)計(jì)的信號(hào)分析工具，運(yùn)行

如何提高PCB板插件料后焊效率？

人工成本節(jié)節(jié)攀升的今天，加工廠都害怕接有后焊的單，雖然現(xiàn)在已經(jīng)是貼片元件成為主流，但產(chǎn)品往往都多少需要后焊一些插件料，就這些插件料的后焊，搞得大家都很頭大。今天介紹一種提高插件料后焊效率的方法，希望能

PCB細(xì)線路生產(chǎn)條件與方法

在PCB設(shè)計(jì)中，如何消除靜電釋放（ESD）？

來(lái)自人體、環(huán)境甚至電子設(shè)備內(nèi)部的靜電對(duì)于精密的半導(dǎo)體芯片會(huì)造成各種損傷，例如穿透元器件內(nèi)部薄的絕緣層；損毀MOSFET和CMOS元器件的柵極；CMOS器件中的觸發(fā)器鎖死；短路反偏的PN結(jié)；短路正向偏置的PN結(jié)；熔化有源

基于FPGA的小數(shù)分頻實(shí)現(xiàn)方法

試驗(yàn)設(shè)計(jì)(DOE)方法及其關(guān)鍵工具

自制線路板PCB的六種方法

自制線路板ＰＣＢ方法１：１．將敷銅板裁成電路圖所需尺寸。２．把蠟紙放在鋼板上，用筆將電路圖按１：１刻在蠟紙上，并把刻在蠟紙上的電路圖按電路板尺寸剪下，剪下的蠟紙放在所印敷銅板上。取少量油漆與滑石粉調(diào)成

正交相干檢波方法及FPGA的實(shí)現(xiàn)

在PCB板的設(shè)計(jì)當(dāng)中抗ESD的方法與分析

來(lái)自人體、環(huán)境甚至電子設(shè)備內(nèi)部的靜電對(duì)于精密的半導(dǎo)體芯片會(huì)造成各種損傷,例如穿透元器件內(nèi)部薄的絕緣層;損毀MOSFET和CMOS元器件的柵極;CMOS器件中的觸發(fā)器鎖死;短路反偏的PN結(jié);短路正向偏置的PN結(jié);熔化有源器件內(nèi)

PCB設(shè)計(jì)中合理布置各元件方法

1.1.美觀不僅要考慮元件放置的整齊有序，更要考慮走線的優(yōu)美流暢。由于一般外行人有時(shí)更強(qiáng)調(diào)前者，以此來(lái)片面*價(jià)電路設(shè)計(jì)的優(yōu)劣，為了產(chǎn)品的形象，在性能要求不苛刻時(shí)要優(yōu)先考慮前者。但是，在高性能的場(chǎng)合，如果不得