模型

利用IBIS模型完善信號(hào)完整性計(jì)算和PCB設(shè)計(jì)

　　本文是關(guān)于在印刷電路板 （PCB） 開發(fā)階段使用數(shù)字輸入/輸出緩沖信息規(guī)范 （IBIS） 模擬模型的文章。本文將介紹如何使用一個(gè) IBIS 模型來提取一些重要的變量，用于信號(hào)完整性計(jì)算和確定 PCB 設(shè)計(jì)解決方案。請(qǐng)注意

基于UML 的嵌入式系統(tǒng)模型驗(yàn)證技術(shù)的研究

高速互連SPICE仿真模型

SPICE（Simulation Program for Integrated Circuits Emphasis）是由美國加州大學(xué)伯克利分校的電子研究實(shí)驗(yàn)室于1975年開發(fā)出來的一種功能非常強(qiáng)大的通用模擬電路仿真器。正如同SPICE的名字所表示的，它最初主要被用來

印制電路噴淋蝕刻精細(xì)線路流體力學(xué)模型分析

摘要：在印制電路制作過程中，蝕刻是決定電路板最終性能的最重要步驟之一。所以，研究印制電路的蝕刻過程具有很強(qiáng)的指導(dǎo)意義，特別是對(duì)于精細(xì)線路。本文將在一定假設(shè)的基礎(chǔ)上建立模型，并以流體力學(xué)為理論基礎(chǔ)進(jìn)行噴

態(tài)勢估計(jì)中的想定模型和仿真技術(shù)

基于云模型效能評(píng)估的Matlab實(shí)現(xiàn)

一個(gè)嵌入式系統(tǒng)的Petri網(wǎng)模型與CPLD實(shí)現(xiàn)

PCB傳輸線模型

在前面中介紹了信號(hào)完整性分析所采用的工具，其中之一是建模。在這里就要利用這個(gè)分析工具，首先為傳輸線建立模型，然后分析它的各種行為特征。傳輸線的零階模型是最簡單且最易理解的模型，如圖1所示。它是由一排微型

利用IBIS模型研究信號(hào)完整性問題

面向?qū)ΨQ多核體系結(jié)構(gòu)的FPGA仿真模型

linux設(shè)備模型中ktype的用法

基于現(xiàn)場總線通訊環(huán)境的Multi-Agent系統(tǒng)模型

包含熱模型的新型MOSFET PSPICE模型

綜合布線測試模型對(duì)網(wǎng)絡(luò)應(yīng)用的影響

基于波形比對(duì)的IBIS模型參數(shù)修正

使用基于模型的設(shè)計(jì)進(jìn)行早期驗(yàn)證和確認(rèn)

基于Petri網(wǎng)的嵌入式軟件組件的實(shí)時(shí)性研究

根據(jù)嵌入式系統(tǒng)軟件的特點(diǎn)和發(fā)展需求，設(shè)計(jì)了一種新的嵌入式軟件組件模型SECOM，給出了模型的基本組成元素。同時(shí)，利用時(shí)間Petri網(wǎng)TPN建立一個(gè)TPN計(jì)時(shí)器timer，對(duì)該組件模型SECOM非功能性約束中的實(shí)時(shí)性進(jìn)行建模與分析, 形式化地驗(yàn)證了該組件的實(shí)時(shí)性。

NS與 Accelerated Designs攜手推出全套符號(hào)模型程序庫

NS與Accelerated Designs宣布正式推出兩家公司攜手開發(fā)的超級(jí)程序庫閱讀軟件(ULR)。NS的客戶可以利用這套閱讀軟件取得有關(guān)該公司產(chǎn)品的電路圖符號(hào)以及占用印制電路板面積的資料。NS的產(chǎn)品，包括PowerWise 高能效、高

EDA的模塊模型

在VHDL的設(shè)計(jì)中，最常用的方法就是將數(shù)字系統(tǒng)的整體逐步分解為各個(gè)子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進(jìn)一步分解為更小的子系統(tǒng)和模塊，層層分解，直至整個(gè)系統(tǒng)中各子系統(tǒng)關(guān)系合理，并便于邏輯電路級(jí)的

EDA的進(jìn)程模型

在VHDL的設(shè)計(jì)中，對(duì)于一個(gè)系統(tǒng)中的多個(gè)模塊，我們也可以不采用實(shí)體互連的方法進(jìn)行設(shè)計(jì)，而是通過進(jìn)程的互連構(gòu)成一個(gè)整體。所謂 SA進(jìn)程，就是對(duì)數(shù)字器件的功能和延時(shí)進(jìn)行建模的設(shè)計(jì)實(shí)體。器件與進(jìn)程的對(duì)應(yīng)關(guān)系有如下幾