電路

我要報(bào)錯(cuò)

電路：由金屬導(dǎo)線和電氣、電子部件組成的導(dǎo)電回路，稱為電路。在電路輸入端加上電源使輸入端產(chǎn)生電勢差，電路連通時(shí)即可工作。電流的存在可以通過一些儀器測試出來，如電壓表或電流表偏轉(zhuǎn)、燈泡發(fā)光等；按照流過的電流性質(zhì)，一般把它分為兩種：直流電通過的電路稱為“直流電路”，交流電通過的電路稱為“交流電路”。

EDA中的鍵盤輸入去抖電路的VHDL源程序

鍵盤輸入去抖電路的VHDL源程序注：為便于仿真時(shí)觀察有關(guān)中間結(jié)果，程序中增加了一些觀測點(diǎn)的輸出，調(diào)試好后程序中的相應(yīng)語旬應(yīng)注釋掉或作相應(yīng)修改。來源:ks990次

電子設(shè)計(jì)自動(dòng)化
2018-06-06

源程序電路鍵盤輸入
EDA中的密碼鎖輸人電路的VHDL源程序

密碼鎖輸人電路的VHDL源程序來源:ks990次

電子設(shè)計(jì)自動(dòng)化
2018-06-06

密碼鎖源程序電路
EDA中的鍵盤輸入去抖電路的仿真

如圖為鍵盤輸入去抖電路的仿真結(jié)果圖，圖中的輸出信號(hào)QQ0，QQ1，D_0UT1，DD0,DD1是為便于仿真時(shí)觀察中間結(jié)果而增加的觀測點(diǎn)的輸出，調(diào)試好后程序中的相應(yīng)語句應(yīng)注釋掉。由圖上可以看出，原來的彈跳現(xiàn)象經(jīng)過鍵盤輸入去

電子設(shè)計(jì)自動(dòng)化
2018-06-06

EDA 電路鍵盤輸入
FPGA數(shù)據(jù)采集電路仿真圖

圖1 是FPGA數(shù)據(jù)采集電路VHDL程序設(shè)計(jì)仿真圖。請(qǐng)讀者自己對(duì)照程序進(jìn)行仿真分析。圖1 FPGA數(shù)據(jù)采集電路仿真圖歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）來源:ks991次

電子設(shè)計(jì)自動(dòng)化
2018-06-06

FPGA 數(shù)據(jù)采集電路
系統(tǒng)的硬件驗(yàn)證/單元電路的調(diào)試

FPGA/CPLD數(shù)據(jù)采集電路的調(diào)試：使用MAX＋plus Ⅱ 10.0、計(jì)算機(jī)、GW48－CK EDA實(shí)驗(yàn)開發(fā)系統(tǒng)等軟件和設(shè)備，對(duì)FPGA/CPLD壩刂控電路進(jìn)行VHDL程序的調(diào)試、有關(guān)仿真以及編程下載，硬件測試等。單片機(jī)數(shù)據(jù)處理控制程序的調(diào)

電子設(shè)計(jì)自動(dòng)化
2018-06-06

硬件單元電路
EDA中的密碼鎖輸入電路的仿真

如圖為密碼鎖輸入電路的仿真結(jié)果圖，圖中的輸出信號(hào)CLK_SCAN，C_DEBOUNCE是為便于仿真時(shí)觀察中間結(jié)果而增加的觀測點(diǎn)的輸出，調(diào)試好后程序中的相應(yīng)語句應(yīng)注釋掉。如圖密碼鎖輸入電路仿真結(jié)果圖為便于觀測有關(guān)結(jié)果

電子設(shè)計(jì)自動(dòng)化
2018-06-06

EDA 密碼鎖電路
EDA中的系統(tǒng)總體組裝電路的有關(guān)仿真

這里只給出了交通燈控制器的仿真圖，如圖1、圖2所示。如圖1 JTDKZ，VHD的仿真圖（全局結(jié)果）如圖2 JTDKZ VHD的仿真圖（局部結(jié)果）從如圖1和如圖2可知，JTDKZ.VHD的設(shè)計(jì)是正確的。其他程序請(qǐng)讀者自已進(jìn)行仿真和分

電子設(shè)計(jì)自動(dòng)化
2018-06-06

系統(tǒng) 總體電路
EDA中的綜合計(jì)時(shí)電路的設(shè)計(jì)

根據(jù)系統(tǒng)的設(shè)計(jì)要求，綜合計(jì)時(shí)電路可分為計(jì)秒電路、計(jì)分電路、計(jì)時(shí)電路、計(jì)星期電路、計(jì)日電路、計(jì)月電路、計(jì)年電路等7個(gè)子模塊，這7個(gè)子模塊必須都具有預(yù)置、計(jì)數(shù)和進(jìn)位功能，設(shè)計(jì)思想如下：（1）計(jì)秒電路：以直接

電子設(shè)計(jì)自動(dòng)化
2018-06-06

EDA 電路
EDA中的綜合計(jì)時(shí)電路的系統(tǒng)設(shè)計(jì)要求

設(shè)計(jì)一個(gè)綜合性的計(jì)時(shí)系統(tǒng)，要求能實(shí)現(xiàn)年、月、日、時(shí)、分、秒及星期的計(jì)數(shù)等綜合計(jì)時(shí)功能，同時(shí)將計(jì)時(shí)結(jié)果通過15個(gè)七段數(shù)碼管顯示，并且可通過兩個(gè)設(shè)置鍵，對(duì)計(jì)時(shí)系統(tǒng)的有關(guān)參數(shù)進(jìn)行調(diào)整。具體系統(tǒng)功能面板如圖所示

電子設(shè)計(jì)自動(dòng)化
2018-06-06

系統(tǒng) EDA 電路
EDA中的綜合計(jì)時(shí)電路的顯示控制電路的設(shè)計(jì)

本設(shè)計(jì)顯示需要使用的是15個(gè)七段顯示數(shù)碼管。在計(jì)時(shí)結(jié)果顯示電路中，七段數(shù)碼管顯示部分是一個(gè)不容忽視的環(huán)節(jié)，如若處理不得當(dāng)，可能引起系統(tǒng)功率過大，產(chǎn)生散熱問題，嚴(yán)重時(shí)甚至?xí)?dǎo)致系統(tǒng)的燒毀。為了解決好以上問

電子設(shè)計(jì)自動(dòng)化
2018-06-06

控制電路 EDA 電路
EDA中的綜合計(jì)時(shí)電路的調(diào)整控制電路TZKZQ的設(shè)計(jì)

對(duì)于系統(tǒng)中的時(shí)間調(diào)整電路，擬通過模式和調(diào)整兩個(gè)外部按鍵完成。模式鍵負(fù)責(zé)切換正常時(shí)間計(jì)數(shù)模式和時(shí)間調(diào)整模式，調(diào)整模式切換順序如圖1所示。調(diào)整鍵負(fù)責(zé)在時(shí)間調(diào) 整模式之下，對(duì)當(dāng)前模式的計(jì)時(shí)結(jié)果進(jìn)行調(diào)整。在模式

電子設(shè)計(jì)自動(dòng)化
2018-06-06

控制電路 EDA 電路
EDA中的綜合計(jì)時(shí)電路的系統(tǒng)總體組裝電路的設(shè)計(jì)

此系統(tǒng)的總體組裝電路圖如圖所示。如圖綜合計(jì)時(shí)系統(tǒng)的總體組裝電路原理圖來源:ks990次

電子設(shè)計(jì)自動(dòng)化
2018-06-06

系統(tǒng) 總體電路
EDA中的CONT60計(jì)時(shí)電路的VHDL源程序

CONT60計(jì)時(shí)電路的VHDL源程序來源:ks990次

電子設(shè)計(jì)自動(dòng)化
2018-06-06

EDA 源程序電路
EDA中的CONT3O計(jì)時(shí)電路的VHDL源程序

CONT3O計(jì)時(shí)電路的VHDL源程序來源:ks990次

電子設(shè)計(jì)自動(dòng)化
2018-06-06

EDA 源程序電路
EDA中的系統(tǒng)總體組裝電路的VHDL源程序CNT60.VHD的仿真

從如圖可以看出，CNT60。VHD實(shí)現(xiàn)了從0到59的循環(huán)計(jì)數(shù)，每實(shí)現(xiàn)一次59到0的計(jì)數(shù)動(dòng)作，計(jì)數(shù)模塊輸出一個(gè)進(jìn)位信號(hào)。當(dāng)LD端有低電平輸入時(shí)9說明置數(shù)信號(hào)（LD）有效，模塊將預(yù)置數(shù)（DATA）56送入計(jì)數(shù)結(jié)果（NUM）中去，計(jì)數(shù)

電子設(shè)計(jì)自動(dòng)化
2018-06-06

總體源程序電路
EDA中的系統(tǒng)總體組裝電路的VHDL源程序CNT30.VHD的仿真

從如圖可以看出9該模塊首先要讀取當(dāng)前年月（NIAN和YUE），再對(duì)該月的最大天數(shù)（MAX_DAYS）進(jìn)行判斷并將結(jié)果向外輸出。在正常計(jì)數(shù)過程中，模塊實(shí)現(xiàn)了從0到最大天數(shù)（MAX DAYS）的循環(huán)計(jì)數(shù)，每實(shí)現(xiàn)一次最大天數(shù)（MAX_D

電子設(shè)計(jì)自動(dòng)化
2018-06-06

總體源程序電路
EDA中的系統(tǒng)總體組裝電路的VHDL源程序TZKZQ.VHD的仿真

從如圖1（不完整）可以看出，調(diào)整鍵被按下了8次（鍵盤產(chǎn)生“01”信號(hào)即為調(diào)整鍵按下一次），調(diào)整模式依次經(jīng)過了正常、調(diào)秒、調(diào)分、調(diào)時(shí)、調(diào)日、調(diào)月、調(diào)年、調(diào)星期再回到正常這8種模式的循環(huán)，即MODE依次從0到7，再從

電子設(shè)計(jì)自動(dòng)化
2018-06-06

總體源程序電路
EDA中的系統(tǒng)總體組裝電路的VHDL源程序XSKZQ.VHD的仿真

從如圖可以看出，當(dāng)SELOUT分別等于0，1，2，3，4，5，6，7時(shí)，分別選擇對(duì)應(yīng)的輸入數(shù)據(jù)輸出，達(dá)到了設(shè)計(jì)要求。如圖 XSKZQ.VHD的仿真圖來源:ks990次

電子設(shè)計(jì)自動(dòng)化
2018-06-06

總體源程序電路
基于微控制器的風(fēng)扇調(diào)速器的典型電路

　微控制器需要2V ~ 5.5V范圍的直流工作電源，電池或次級(jí)電源很容易供應(yīng)這樣范圍的電壓。但是在特定情況下，基于微控制器的產(chǎn)品必須在沒有降壓變壓器或生熱降壓的電阻器的場合下，直接依靠120V或220V

單片機(jī)
2018-06-06

典型風(fēng)扇調(diào)速器電路
電源產(chǎn)生電路的Multisim仿真

整流部分的仿真結(jié)果如圖1：圖中正弦信號(hào)是9l5MHz交流高頻信號(hào)號(hào)另一信號(hào)是經(jīng)過二極管橋式整流電路后輸出的全波整流波形。濾波穩(wěn)壓部分的仿真結(jié)果如圖2：圖中正弦信號(hào)是915MHz交流高頻信號(hào)；另一線的信號(hào)是經(jīng)過二極

電子設(shè)計(jì)自動(dòng)化
2018-06-06

電源 multisim 電路

首頁上一頁 48 49 50 51 52 53 54 55 56 57 下一頁尾頁

電路

EDA中的鍵盤輸入去抖電路的VHDL源程序

EDA中的密碼鎖輸人電路的VHDL源程序

EDA中的鍵盤輸入去抖電路的仿真

FPGA數(shù)據(jù)采集電路仿真圖

系統(tǒng)的硬件驗(yàn)證/單元電路的調(diào)試

EDA中的密碼鎖輸入電路的仿真

EDA中的系統(tǒng)總體組裝電路的有關(guān)仿真

EDA中的綜合計(jì)時(shí)電路的設(shè)計(jì)

EDA中的綜合計(jì)時(shí)電路的系統(tǒng)設(shè)計(jì)要求

EDA中的綜合計(jì)時(shí)電路的顯示控制電路的設(shè)計(jì)

EDA中的綜合計(jì)時(shí)電路的調(diào)整控制電路TZKZQ的設(shè)計(jì)

EDA中的綜合計(jì)時(shí)電路的系統(tǒng)總體組裝電路的設(shè)計(jì)

EDA中的CONT60計(jì)時(shí)電路的VHDL源程序

EDA中的CONT3O計(jì)時(shí)電路的VHDL源程序

EDA中的系統(tǒng)總體組裝電路的VHDL源程序CNT60.VHD的仿真

EDA中的系統(tǒng)總體組裝電路的VHDL源程序CNT30.VHD的仿真

EDA中的系統(tǒng)總體組裝電路的VHDL源程序TZKZQ.VHD的仿真

EDA中的系統(tǒng)總體組裝電路的VHDL源程序XSKZQ.VHD的仿真

基于微控制器的風(fēng)扇調(diào)速器的典型電路

電源產(chǎn)生電路的Multisim仿真

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻