CMOS工藝

關(guān)注69人關(guān)注

我要報(bào)錯(cuò)

NVIDIA與IMEC共同研發(fā)先進(jìn)CMOS工藝

近日比利時(shí)注明的獨(dú)立微電子研究機(jī)構(gòu)IMEC近日宣布與NVIDIA達(dá)成合作協(xié)議，共同致力于先進(jìn)CMOS工藝的研發(fā)。簽署這份為期三年的協(xié)議后，NVIDIA將成為IMEC的InSite核心級(jí)別無(wú)工廠合作伙伴，能在第一時(shí)間為自己的下一代產(chǎn)

電子設(shè)計(jì)自動(dòng)化
2011-05-31

NVIDIA CMOS工藝制造工藝臺(tái)積電
基于0．5μm CMOS工藝的一款新型BiCMOS集成運(yùn)算放大器設(shè)計(jì)

摘要：為了提高運(yùn)算放大器的驅(qū)動(dòng)能力，依據(jù)現(xiàn)有CMOS集成電路生產(chǎn)線，介紹一款新型BiCMOS集成運(yùn)算放大電路設(shè)計(jì)，探討B(tài)iCMOS工藝的特點(diǎn)。在S-Edit中進(jìn)行“BiCMOS運(yùn)放設(shè)計(jì)”電路設(shè)計(jì)，并對(duì)其電路各個(gè)器件參數(shù)

模擬
2011-03-31

放大器設(shè)計(jì) 集成運(yùn)算放大器 BICMOS CMOS工藝
臺(tái)積電宣布啟動(dòng)百億美元18英寸晶圓廠計(jì)劃

臺(tái)積電上周末宣布百億美元的18英寸晶圓廠投資計(jì)劃，現(xiàn)任12英寸廠總廠長(zhǎng)、副總經(jīng)理王建光將主導(dǎo)這一計(jì)劃。臺(tái)積電設(shè)想2013年可以在臺(tái)中15廠導(dǎo)入一條18英寸試驗(yàn)線，2015年實(shí)現(xiàn)量產(chǎn)。臺(tái)積電是半導(dǎo)體代工廠中唯一高調(diào)支持

模擬
2011-02-16

晶圓廠半導(dǎo)體制造 CMOS工藝臺(tái)積電
臺(tái)積電宣布啟動(dòng)百億美元18英寸晶圓廠計(jì)劃設(shè)想2013年導(dǎo)入試驗(yàn)線2015年量產(chǎn)

臺(tái)積電上周末宣布百億美元的18英寸晶圓廠投資計(jì)劃，現(xiàn)任12英寸廠總廠長(zhǎng)、副總經(jīng)理王建光將主導(dǎo)這一計(jì)劃。臺(tái)積電設(shè)想2013年可以在臺(tái)中15廠導(dǎo)入一條18英寸試驗(yàn)線，2015年實(shí)現(xiàn)量產(chǎn)。臺(tái)積電是半導(dǎo)體代工廠中唯一高調(diào)支持

模擬
2011-02-16

晶圓廠半導(dǎo)體制造 CMOS工藝臺(tái)積電
0.6μmCMOS工藝全差分運(yùn)算放大器的設(shè)計(jì)

本文給出了一種低電壓全差分套筒式運(yùn)算放大器的設(shè)計(jì)方法，同時(shí)對(duì)該設(shè)計(jì)方法進(jìn)行了仿真，從仿真結(jié)果可以看出，在保證高增益、低功耗的同時(shí)，該設(shè)計(jì)還可以滿足20 MHz流水線模數(shù)轉(zhuǎn)換器中運(yùn)放的設(shè)計(jì)要求。

模擬
2011-01-12

運(yùn)放運(yùn)算放大器共源共柵 CMOS工藝
一種基于CMOS工藝的電荷泵鎖相環(huán)芯片的設(shè)計(jì)

隨著大規(guī)模集成電路技術(shù)的發(fā)展與成熟，CMOS工藝以其低成本、低功耗、高集成度的優(yōu)點(diǎn)使得采用CMOS工藝實(shí)現(xiàn)高性能集成鎖相環(huán)具有十分重要的意義和廣闊的前景。

工業(yè)控制
2010-12-23

芯片鎖相環(huán) 電荷泵 CMOS工藝
基于CMOS工藝的鋸齒波振蕩電路的設(shè)計(jì)

　　本文以比較器為基本電路，采用恒流源充放電技術(shù)，設(shè)計(jì)了一種基于1.0μm CMOS工藝的鋸齒波振蕩電路，并對(duì)其各單元組成電路的設(shè)計(jì)進(jìn)行了闡述。同時(shí)利用Cadence Hspice仿真工具對(duì)電路進(jìn)行了仿真模擬，結(jié)果表明，鋸

模擬
2010-09-15

振蕩電路振蕩器鋸齒波 CMOS工藝
基于CMOS工藝的鋸齒波振蕩電路的設(shè)計(jì)

　　本文以比較器為基本電路，采用恒流源充放電技術(shù)，設(shè)計(jì)了一種基于1.0μm CMOS工藝的鋸齒波振蕩電路，并對(duì)其各單元組成電路的設(shè)計(jì)進(jìn)行了闡述。同時(shí)利用Cadence Hspice仿真工具對(duì)電路進(jìn)行了仿真模擬，結(jié)果表明，鋸

功率器件
2010-09-13

振蕩電路振蕩器鋸齒波 CMOS工藝
GSA硅片代工價(jià)格Q2下降

按全球半導(dǎo)體聯(lián)盟GSA經(jīng)過(guò)調(diào)查后的報(bào)道，全球2010年Q2的硅片代工價(jià)格與上個(gè)季度相比下降。為了支持與促進(jìn)半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，一家非盈利組織GSA的報(bào)告，用于CMOS制造的200mm直徑代工硅片的中間價(jià)格環(huán)比下降9.5％，而同

模擬
2010-09-07

硅片半導(dǎo)體產(chǎn)業(yè) GSA CMOS工藝
GSA硅片代工價(jià)格Q2下降

按全球半導(dǎo)體聯(lián)盟GSA經(jīng)過(guò)調(diào)查后的報(bào)道，全球2010年Q2的硅片代工價(jià)格與上個(gè)季度相比下降。為了支持與促進(jìn)半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，一家非盈利組織GSA的報(bào)告，用于CMOS制造的200mm直徑代工硅片的中間價(jià)格環(huán)比下降9.5％，而同

模擬
2010-09-07

硅片半導(dǎo)體產(chǎn)業(yè) GSA CMOS工藝
超小型單級(jí)放大器LNA（特瑞仕）

特瑞仕半導(dǎo)體 (TOREX SEMICONDUCTOR LTD.) 推出采用CMOS工藝，適用于GPS之超小型單級(jí)放大器1.6GHz LNA(低噪聲放大器)XC2401A8167R-G。特瑞仕半導(dǎo)體為擴(kuò)充適用於GPS之LNA產(chǎn)品陣容，采用CMOS工藝，開(kāi)發(fā)了低噪聲、超小型

模擬
2010-05-10

半導(dǎo)體 GPS 單級(jí)放大器 CMOS工藝
基于3GHz CMOS低噪聲放大器優(yōu)化設(shè)計(jì)

　摘要：基于0.18 μm CMOS工藝，采用共源共柵源極負(fù)反饋結(jié)構(gòu)，設(shè)計(jì)了一種3 GHz低噪聲放大器電路。從阻抗匹配及噪聲優(yōu)化的角度分析了電路的性能，提出了相應(yīng)的優(yōu)化設(shè)計(jì)方法。仿真結(jié)果表明，該放大器具有良好的性能

模擬
2010-04-12

低噪聲放大器 CMOS 3GHZ CMOS工藝
如何用LNA改善GPS的靈敏度

在GPS應(yīng)用中，通常需要在天線的附近放置LNA(低噪聲放大器)，這是因?yàn)閺腉PS衛(wèi)星接收到的GPS信號(hào)非常微弱，需要LNA將它放大。要實(shí)現(xiàn)這個(gè)目的，可以使用一段式LNA(大約15dB)或者兩段式LNA(大約27dB)。采用兩段式LNA可以

通信技術(shù)
2010-04-07

GPS 噪聲系數(shù) SIGE CMOS工藝
通過(guò)標(biāo)準(zhǔn)CMOS工藝制造MEMS，西班牙Baolab啟動(dòng)新業(yè)務(wù)

采用LSI多層布線工藝形成MEMS的驅(qū)動(dòng)部分（下）。數(shù)據(jù)由西班牙Baolab Microsystems, S.L.提供。(點(diǎn)擊放大) 制成的MEMS開(kāi)關(guān)驅(qū)動(dòng)部分。數(shù)據(jù)由西班牙Baolab Microsystems, S.L.提供。(點(diǎn)擊放大) 西班牙Baolab Microsyst

模擬
2010-03-18

元件 MEMS LAB CMOS工藝
安華高在40nm CMOS工藝上實(shí)現(xiàn)25Gbps的SerDes內(nèi)核

Avago Technologies(安華高科技)宣布，已經(jīng)在40nm CMOS工藝技術(shù)上達(dá)到25Gbps的SerDes性能表現(xiàn)，這個(gè)里程碑是Avago長(zhǎng)久以來(lái)ASIC知識(shí)產(chǎn)權(quán)(IP, Intellectual Property)性能突破歷程上的另一項(xiàng)重要成就。Avago是為通信、

消費(fèi)電子
2010-02-25

內(nèi)核 GBPS SERDES CMOS工藝
基于0.13微米CMOS工藝下平臺(tái)式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法

基于0.13微米CMOS工藝下平臺(tái)式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法

嵌入式教程
2009-12-27

FPGA RAM 微米 CMOS工藝
東芝20nm級(jí)體硅CMOS工藝獲突破

東芝公司今天在美國(guó)馬里蘭州巴爾的摩市舉行的IEDM半導(dǎo)體技術(shù)會(huì)議上宣布，其20nm級(jí)CMOS工藝技術(shù)獲得了重大突破，開(kāi)啟了使用體硅CMOS工藝制造下一代超大規(guī)模集成電路設(shè)備的大門(mén)，成為業(yè)界首個(gè)能夠投入實(shí)際生產(chǎn)的20nm級(jí)

電子設(shè)計(jì)自動(dòng)化
2009-12-10

晶體管東芝柵極 CMOS工藝
0．6μm CMOS工藝全差分運(yùn)算放大器的設(shè)計(jì)

0 引言運(yùn)算放大器是數(shù)據(jù)采樣電路中的關(guān)鍵部分，如流水線模數(shù)轉(zhuǎn)換器等。在此類(lèi)設(shè)計(jì)中，速度和精度是兩個(gè)重要因素，而這兩方面的因素都是由運(yùn)放的各種性能來(lái)決定的。本文設(shè)計(jì)的帶共模反饋的兩級(jí)高增益運(yùn)

模擬
2009-12-07

放大器運(yùn)算放大器 BSP CMOS工藝
1.6GHz低噪聲放大器（特瑞仕）

特瑞仕半導(dǎo)體在業(yè)內(nèi)率先開(kāi)發(fā)了采用CMOS工藝，用于GPS的1.6GHz LNA（低噪聲放大器）。目前大部分LNA產(chǎn)品皆是采用GaAs、SiGe工藝，但是，近年來(lái)隨著無(wú)線電儀器需求量的增加，LNA的制造工藝也從以往的技術(shù)，向擁有充足生

模擬
2009-10-26

低噪聲放大器 6G HZ CMOS工藝

首頁(yè) 上一頁(yè) 1 2 3 4 5 下一頁(yè) 尾頁(yè)

xiaoqihuaihuai
wml30
carl521
a19930615
oo020200220
鑫越電子
chenARM
chenARM
chenARM
chenARM
chenARM
meng__@126.com
上地是蘋(píng)果
tianmu354
zhaoyunlong5212
lbxiand
flower_huanghua
掛漏哺糟
zanjun
zjswuyunbo

CMOS工藝

NVIDIA與IMEC共同研發(fā)先進(jìn)CMOS工藝

基于0．5μm CMOS工藝的一款新型BiCMOS集成運(yùn)算放大器設(shè)計(jì)

臺(tái)積電宣布啟動(dòng)百億美元18英寸晶圓廠計(jì)劃

臺(tái)積電宣布啟動(dòng)百億美元18英寸晶圓廠計(jì)劃設(shè)想2013年導(dǎo)入試驗(yàn)線2015年量產(chǎn)

0.6μmCMOS工藝全差分運(yùn)算放大器的設(shè)計(jì)

一種基于CMOS工藝的電荷泵鎖相環(huán)芯片的設(shè)計(jì)

基于CMOS工藝的鋸齒波振蕩電路的設(shè)計(jì)

基于CMOS工藝的鋸齒波振蕩電路的設(shè)計(jì)

GSA硅片代工價(jià)格Q2下降

GSA硅片代工價(jià)格Q2下降

超小型單級(jí)放大器LNA（特瑞仕）

基于3GHz CMOS低噪聲放大器優(yōu)化設(shè)計(jì)

如何用LNA改善GPS的靈敏度

通過(guò)標(biāo)準(zhǔn)CMOS工藝制造MEMS，西班牙Baolab啟動(dòng)新業(yè)務(wù)

安華高在40nm CMOS工藝上實(shí)現(xiàn)25Gbps的SerDes內(nèi)核

基于0.13微米CMOS工藝下平臺(tái)式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法

東芝20nm級(jí)體硅CMOS工藝獲突破

0．6μm CMOS工藝全差分運(yùn)算放大器的設(shè)計(jì)

1.6GHz低噪聲放大器（特瑞仕）

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(69人)

熱門(mén)活動(dòng)

課程視頻