摘要:介紹基于TMS320F2812和CPLD的數(shù)字視頻采集系統(tǒng)的接口設(shè)計(jì)。該系統(tǒng)采用同步分離電路、TMS320F2812、EPM7128、TMS320C6416、IDE硬盤存儲(chǔ)器以及顯示器接口等芯片,利用TMs320F2812中的ADC采樣速度和轉(zhuǎn)換精度高的優(yōu)
摘要:利用壓控振蕩器CD4046和可編程邏輯器件EPM7128構(gòu)成控制系統(tǒng),通過調(diào)節(jié)逆變輸出脈沖的占空比和頻率,實(shí)現(xiàn)臭氧電源輸出電壓和頻率的調(diào)節(jié),從而達(dá)到對(duì)臭氧電源輸出功率的調(diào)節(jié)。調(diào)試結(jié)果表明該系統(tǒng)滿足實(shí)時(shí)性和功耗
摘要:介紹基于TMS320F2812和CPLD的數(shù)字視頻采集系統(tǒng)的接口設(shè)計(jì)。該系統(tǒng)采用同步分離電路、TMS320F2812、EPM7128、TMS320C6416、IDE硬盤存儲(chǔ)器以及顯示器接口等芯片,利用TMs320F2812中的ADC采樣速度和轉(zhuǎn)換精度高的優(yōu)
TMS320F2812與CPLD的視頻采集系統(tǒng)接口設(shè)計(jì)
摘要:根據(jù)某測試系統(tǒng)的需要,設(shè)計(jì)基于PCl04總線和CPLD的高精度測頻模件,采用多周期同步測頻法實(shí)現(xiàn)對(duì)所測頻段的等精度測量。設(shè)計(jì)了該測頻模件的硬件電路,并給出用CPLD實(shí)現(xiàn)數(shù)字頻率計(jì)的詳細(xì)VHDL源代碼。采用原理圖的
采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計(jì)
本文在對(duì)異步串行通信協(xié)議進(jìn)行分析的基礎(chǔ)上,根據(jù)實(shí)際工程的需要,對(duì)異步串行通信控制器進(jìn)行了詳細(xì)設(shè)計(jì),并結(jié)合CPLD器件,采用VHDL語言,對(duì)設(shè)計(jì)方案進(jìn)行了實(shí)現(xiàn)和驗(yàn)證,通過最后時(shí)序仿真的波形圖得出了設(shè)計(jì)方案的正確,而且加載了該設(shè)計(jì)程序的CPLD在實(shí)際工程中能夠很好地與處理器進(jìn)行連接來收發(fā)數(shù)據(jù),從而為那些沒有串行異步接口的處理器提供一個(gè)比較理想的設(shè)計(jì)方案。
有不少的在校的大學(xué)生寫信給我,問在學(xué)校里應(yīng)該學(xué)習(xí)什么電子知識(shí).就業(yè)形勢越來越嚴(yán)峻,不光是在中國,全球都一樣,全球經(jīng)濟(jì)的發(fā)展速度放慢,至少會(huì)持續(xù)幾年的時(shí)間.半導(dǎo)體產(chǎn)業(yè)目前進(jìn)入低潮,很多公司裁員和虧損.但是技術(shù)
摘要:針對(duì)傳統(tǒng)信號(hào)源精度低的特點(diǎn),提出一種新的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)方案。這里介紹的函數(shù)信號(hào)發(fā)生器由CPLD、單片機(jī)控制模塊、鍵盤、LED顯示、D/A轉(zhuǎn)換模塊組成。采用直接數(shù)字頻率合成(DDFS)技術(shù),用單片機(jī)控制CPLD的
摘要:常規(guī)數(shù)據(jù)采集與顯示方法是應(yīng)用CPU或DSP通過軟件控制數(shù)據(jù)采集的模/數(shù)轉(zhuǎn)換,這樣將會(huì)頻繁中斷系統(tǒng)的運(yùn)行,從而降低系統(tǒng)的運(yùn)算速度,數(shù)據(jù)采集的速度也將受到限制。通過CPLD實(shí)現(xiàn)由硬件控制模/數(shù)轉(zhuǎn)換和數(shù)據(jù)顯示,
摘要:提出一種基于CPLD的多次重觸發(fā)存儲(chǔ)測試系統(tǒng)設(shè)計(jì)方案,詳細(xì)介紹系統(tǒng)硬件設(shè)計(jì)以及CPLD內(nèi)部控制原理,并對(duì)CPLD控制電路仿真。該系統(tǒng)體積小、功耗低,能夠?qū)崟r(shí)記錄多次重觸發(fā)信號(hào),每次信號(hào)記錄均有負(fù)延遲,讀取出
摘要:針對(duì)傳統(tǒng)信號(hào)源精度低的特點(diǎn),提出一種新的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)方案。這里介紹的函數(shù)信號(hào)發(fā)生器由CPLD、單片機(jī)控制模塊、鍵盤、LED顯示、D/A轉(zhuǎn)換模塊組成。采用直接數(shù)字頻率合成(DDFS)技術(shù),用單片機(jī)控制CPLD的
摘要:常規(guī)數(shù)據(jù)采集與顯示方法是應(yīng)用CPU或DSP通過軟件控制數(shù)據(jù)采集的模/數(shù)轉(zhuǎn)換,這樣將會(huì)頻繁中斷系統(tǒng)的運(yùn)行,從而降低系統(tǒng)的運(yùn)算速度,數(shù)據(jù)采集的速度也將受到限制。通過CPLD實(shí)現(xiàn)由硬件控制模/數(shù)轉(zhuǎn)換和數(shù)據(jù)顯示,
摘要:常規(guī)數(shù)據(jù)采集與顯示方法是應(yīng)用CPU或DSP通過軟件控制數(shù)據(jù)采集的模/數(shù)轉(zhuǎn)換,這樣將會(huì)頻繁中斷系統(tǒng)的運(yùn)行,從而降低系統(tǒng)的運(yùn)算速度,數(shù)據(jù)采集的速度也將受到限制。通過CPLD實(shí)現(xiàn)由硬件控制模/數(shù)轉(zhuǎn)換和數(shù)據(jù)顯示,
針對(duì)新一代開放式數(shù)控系統(tǒng)的特征要求,提出一種基于ARM和CPLD、以Windows CE為操作系統(tǒng)的開放式數(shù)控系統(tǒng)方案。介紹了系統(tǒng)的軟硬件平臺(tái)開發(fā),重點(diǎn)討論了系統(tǒng)核心部分中斷控制的實(shí)現(xiàn)方案,包括Windows CE系統(tǒng)中斷服務(wù)、應(yīng)用程序中斷響應(yīng)和CPLD程序。
基于ARM和CPLD的開放式數(shù)控系統(tǒng)設(shè)計(jì)
為了優(yōu)化智能輪式移動(dòng)機(jī)器人的控制系統(tǒng),提出了一種基于ARM微處理器和復(fù)雜可編程邏輯器件(CPLD)的嵌入式控制系統(tǒng)。硬件部分采用以ARM和CPLD為核心的模塊化設(shè)計(jì),軟件部分采用實(shí)時(shí)操作系統(tǒng)μC/OS?鄄Ⅱ,并設(shè)計(jì)了電機(jī)速度調(diào)節(jié)的控制算法。實(shí)現(xiàn)了對(duì)機(jī)器人驅(qū)動(dòng)電機(jī)、超聲傳感等任務(wù)模塊的系統(tǒng)控制。仿真和運(yùn)行實(shí)驗(yàn)結(jié)果表明,系統(tǒng)運(yùn)行穩(wěn)定,控制靈活,達(dá)到預(yù)期的設(shè)計(jì)目標(biāo)。
智能輪式移動(dòng)機(jī)器人嵌入式控制系統(tǒng)設(shè)計(jì)
當(dāng)前,無論在軍事還是民用方面,對(duì)于數(shù)字信號(hào)處理的實(shí)時(shí)性、快速性的要求越來越高??删幊踢壿嬈骷≒LD)由于在速度和集成度的飛速提高,越來越多的電子系統(tǒng)采用可編程邏輯器件來實(shí)現(xiàn)數(shù)字濾波。 Altera公司的
用CPLD支持多個(gè)SD器件