-
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計
設(shè)計基于FPGA的8段數(shù)碼管動態(tài)顯示IP核，介紹8段數(shù)碼管內(nèi)部結(jié)構(gòu)及其驅(qū)動顯示方式和IP核設(shè)計方法，給出8段數(shù)碼管動態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅(qū)動程序。此IP核可例化成1～8個共陰極(或共陽極)數(shù)碼管控制器，能方便地控制1～8個數(shù)碼管同時顯示數(shù)字和小數(shù)點位。測試結(jié)果表明，該IP核工作可靠、穩(wěn)定，可直接應(yīng)用于電子設(shè)計中。
-
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計
設(shè)計基于FPGA的8段數(shù)碼管動態(tài)顯示IP核，介紹8段數(shù)碼管內(nèi)部結(jié)構(gòu)及其驅(qū)動顯示方式和IP核設(shè)計方法，給出8段數(shù)碼管動態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅(qū)動程序。此IP核可例化成1～8個共陰極(或共陽極)數(shù)碼管控制器，能方便地控制1～8個數(shù)碼管同時顯示數(shù)字和小數(shù)點位。測試結(jié)果表明，該IP核工作可靠、穩(wěn)定，可直接應(yīng)用于電子設(shè)計中。
-
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計
-
在FPGA上對OC8051IP核的修改與測試
引 言 20世紀(jì)80年代初，Intel公司推出了MCS-51單片機，隨后Intel以專利轉(zhuǎn)讓的形式把8051內(nèi)核發(fā)布給許多半導(dǎo)體廠家，從而出現(xiàn)了許多與MCS-51系統(tǒng)兼容的產(chǎn)品。這些產(chǎn)品與MCS-51的系統(tǒng)結(jié)構(gòu)相同，采用CMOS工藝，因
-
視點：IP核市場和展望
視點：IP核市場和展望
-
基于FPGA的RS232異步串行口IP核設(shè)計
1 引言 數(shù)據(jù)采集系統(tǒng)常需要進行異步串行數(shù)據(jù)傳輸。目前廣泛使用的RS232異步串行接口，如8250、 NS16450等專用集成器件，雖然使用簡單，卻占用電路板面積、布線復(fù)雜等缺點。片上系統(tǒng)SoC(System on Chip)是以嵌入
-
安全芯片中密碼算法的多IP核集成方法
信息社會中，基于密碼算法設(shè)計的安全芯片，能夠為用戶的敏感信息提供有效的機密性與完整性保護。信息化的不斷深入使得人們對信息安全服務(wù)的需求呈現(xiàn)使用簡單化、功能多樣化、高度集成化等趨勢。這要求安全芯片在
-
中國集成電路IP技術(shù)及市場發(fā)展現(xiàn)狀分析
日前，工業(yè)和信息化部軟件與集成電路促進中心對外發(fā)布了《2008年集成電路IP核技術(shù)和市場調(diào)查報告》，全面總結(jié)了國際與國內(nèi)的IP核技術(shù)與市場的發(fā)展?fàn)顩r，針對我國IP核產(chǎn)業(yè)的發(fā)展提出了對策與建議。 國內(nèi)IP市場規(guī)模
-
WiChorus數(shù)據(jù)包核心設(shè)備贏得Clearwire骨干支撐網(wǎng)訂單
9/3/2009，美國新興公司W(wǎng)iChorus日前宣布贏得WiMAX運營商Clearwire的多年期數(shù)據(jù)包核心設(shè)備軟硬件供貨合同。Clearwire已經(jīng)在多個市場部署了WiChorus的Smart 4G 數(shù)據(jù)包核心設(shè)備。為了適應(yīng)從IP視頻，網(wǎng)絡(luò)電話到互聯(lián)網(wǎng)瀏
-
AMBA息線SOC系統(tǒng)IP核的即插即用研究
引 言 SoC設(shè)計的快速發(fā)展是以IP核復(fù)用為基礎(chǔ)的。IP核的復(fù)用極大地提高了SoC系統(tǒng)設(shè)計的開發(fā)效率，SoC 片上總線的選擇是IP核間集成與互連的關(guān)鍵技術(shù)之一。目前片上總線的標(biāo)準(zhǔn)協(xié)議眾多，如ARM公司提出的AMBA總線
-
基于EDA軟件和FPGA的IP核保護技術(shù)
隨著電路復(fù)雜性的增加，越來越多的設(shè)計者開始采用擁有知識產(chǎn)權(quán)的、設(shè)計良好的功能模塊來加快系統(tǒng)開發(fā)。因此，需要相應(yīng)的技術(shù)手段保護這些功能模塊不被非法復(fù)制、篡改或竊取。針對FPGA開發(fā)中的知識產(chǎn)權(quán)保護問題，提出一種結(jié)合EDA軟件和FPGA的IP(Intellectual Proterty)核保護方法，有效的防止IP核被竊取，以及防止最終在FPGA上實現(xiàn)設(shè)計的非法復(fù)制。
-
發(fā)展國內(nèi)硅知識產(chǎn)權(quán)若干建議
發(fā)展國內(nèi)硅知識產(chǎn)權(quán)，首先要重視高端通用IP核研發(fā)、驗證與評估。SoC實現(xiàn)的重要途徑是復(fù)用高質(zhì)量的成熟IP。而IP設(shè)計和驗證是高質(zhì)量IP開發(fā)流程中兩個不可或缺的部分。應(yīng)該看到，由于國內(nèi)IP供應(yīng)商在產(chǎn)品和技術(shù)上不夠成熟
-
基于FPGA IP核的FFT實現(xiàn)
對于FFT而言，很多領(lǐng)域都提出了其高速實時運算的要求。利用FFT IP核實現(xiàn)FFT算法，并在cycloneⅡ系列的EP2C70F896C8器件上設(shè)計出處理速度為69.58 MHz的24位512點復(fù)數(shù)FFT處理器需29.3 μs，該方法具有效率高、速度快、周期短、靈活性強等特點。仿真結(jié)果表明此方法具有良好性能。
