只有最初級的邏輯電路才使用單一的時鐘。大多數(shù)與數(shù)據(jù)傳輸相關(guān)的應(yīng)用都有與生俱來的挑戰(zhàn),即跨越多個時鐘域的數(shù)據(jù)移動,例如磁盤控制器、CDROM/DVD 控制器、調(diào)制解調(diào)器、
格芯今日宣布成立全資子公司Avera Semiconductor LLC,致力于為各種應(yīng)用提供定制芯片解決方案。Avera Semi將充分利用與格芯的深厚聯(lián)系,提供14/12nm以及更成熟技術(shù)的ASIC產(chǎn)品,同時為客戶提供7nm及以下的新能力和替代代工工藝。
1 引言 隨著電子技術(shù)和ASIC|0">ASIC技術(shù)的發(fā)展.?dāng)?shù)字系統(tǒng)設(shè)計向速度快、容量大、體積小、重量輕的趨勢發(fā)展。目前數(shù)字系統(tǒng)設(shè)計可直接面向用戶需求,根據(jù)系統(tǒng)的行為和功能
由于汽車與工業(yè)應(yīng)用中的電子器件顯著增多,因此在持續(xù)快速增長的中國電子工業(yè)中,汽車與工業(yè)市場仍然扮演著重要角色?! ≈档米⒁獾氖?,在電子設(shè)計方面,汽車與工業(yè)領(lǐng)域之間的共同要求越來越多。例如,由于傳感器數(shù)
ASIC、FPGA和DSP的應(yīng)用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢,使設(shè)計人員必須在軟件無線電結(jié)構(gòu)設(shè)計中重新考慮器件選擇策略問題。本文從可編程性、集成度、開發(fā)周期、性能和功率五個方面論述了選擇。
數(shù)字ASIC|0">ASIC--上個世紀的黏合邏輯 上個世紀,在數(shù)字化思維主導(dǎo)設(shè)計領(lǐng)域時,系統(tǒng)是標(biāo)準(zhǔn)處理器,ASSP,模擬電路和"黏合邏輯"的混合物。“黏合邏輯”是通過
由于ASIC解決方案NRE成本高,產(chǎn)品開發(fā)周期較長,在支持各種不同無線標(biāo)準(zhǔn)升級上靈活性不足。而FPGA的功耗對于高速、復(fù)雜運算而言要比ASIC和DSP加速器更高,同時在快速開發(fā)和調(diào)試上也難.
電子產(chǎn)品中數(shù)字信號處理(DSP)芯片的使用率正急劇增加?,F(xiàn)場可編程門陣列(FPGA)可支持數(shù)百萬個門,并以DSP為中心,這種特性使其性能比標(biāo)準(zhǔn)的DSP芯片有了大幅提升。此外,F(xiàn)PGA還可進行中小型批量生產(chǎn),能支持非常強大的原型設(shè)計與驗證技術(shù),以實現(xiàn)DSP算法的實時仿真。但為FPGA和ASIC創(chuàng)建可移植性算法IP也面臨著諸多挑戰(zhàn)與要求。
采用專用器件實現(xiàn)數(shù)字信號處理是目前中國工程師的一個主要選擇。Altera公司Tony San認為,面對實現(xiàn)多速濾波的各種方案,設(shè)計工程師必須評估所需的數(shù)據(jù)吞吐量,提出高效率的實現(xiàn)方案并正確地選擇各類硬件,從而實現(xiàn)設(shè)計優(yōu)化與盡快完工之間的平衡。