ASIC

多核DSP兼具ASIC和FPGA特性概述

由于ASIC解決方案NRE成本高，產(chǎn)品開發(fā)周期較長，在支持各種不同無線標(biāo)準(zhǔn)升級上靈活性不足。而FPGA的功耗對于高速、復(fù)雜運算而言要比ASIC和DSP加速器更高，同時在快速開發(fā)和調(diào)試上也難.

具有學(xué)習(xí)功能的遙控機器人編碼芯片的ASIC設(shè)計

一種基于ASIC的高速異步FIFO設(shè)計

ASIC和FPGA的優(yōu)勢與劣勢

驅(qū)動高性能ASIC和微處理器

ESL綜合解決方案提高DSP的設(shè)計效率，推動ASICS與FPGA器件發(fā)展

電子產(chǎn)品中數(shù)字信號處理(DSP)芯片的使用率正急劇增加?，F(xiàn)場可編程門陣列(FPGA)可支持數(shù)百萬個門，并以DSP為中心，這種特性使其性能比標(biāo)準(zhǔn)的DSP芯片有了大幅提升。此外，F(xiàn)PGA還可進行中小型批量生產(chǎn)，能支持非常強大的原型設(shè)計與驗證技術(shù)，以實現(xiàn)DSP算法的實時仿真。但為FPGA和ASIC創(chuàng)建可移植性算法IP也面臨著諸多挑戰(zhàn)與要求。

采用DSP、PLD和ASIC實現(xiàn)多速濾波器設(shè)計的比較

采用專用器件實現(xiàn)數(shù)字信號處理是目前中國工程師的一個主要選擇。Altera公司Tony San認為，面對實現(xiàn)多速濾波的各種方案，設(shè)計工程師必須評估所需的數(shù)據(jù)吞吐量，提出高效率的實現(xiàn)方案并正確地選擇各類硬件，從而實現(xiàn)設(shè)計優(yōu)化與盡快完工之間的平衡。

軟件無線電設(shè)計中ASIC、FPGA和DSP的選擇策略

ASIC、FPGA和DSP的應(yīng)用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢，使設(shè)計人員必須在軟件無線電結(jié)構(gòu)設(shè)計中重新考慮器件選擇策略問題。本文從可編程性、集成度、開發(fā)周期、性能和功率五個方面論述了選擇ASIC、FPGA和DSP的重要準(zhǔn)則。

FPGA成為替代ASIC的最佳選擇

多年來，Xilinx公司的可編程邏輯技術(shù)始終扮演著ASIC替代解決方案的角色。過去十多年來，每次當(dāng)ASIC技術(shù)實現(xiàn)摩爾定律的預(yù)期，Xilinx FPGA和CPLD都迅速填補了由此而留下的間隙。最近，有些ASIC制造商推出了稱為結(jié)構(gòu)化A

ASIC設(shè)計中驗證工具選擇實例

前言 伴隨著工藝技術(shù)水平的提高，當(dāng)前ASIC設(shè)計規(guī)模和設(shè)計復(fù)雜度也不斷的提高。合理的選擇驗證工具在ASIC設(shè)計過程中起了關(guān)鍵作用。下面就結(jié)合實際的項目開發(fā)，對比驗證工具的特點，幫助大家更好的認識驗證工具?！　

綜合FPGAs、ASIC和ASSP優(yōu)勢，Atmel打造科定制處理器

愛特梅爾公司(Atmel Corp)表示，該公司將量產(chǎn)一種新的可定制金屬可編程32位基于ARM的微控制器，這種微處理器被稱為可定制愛特梅爾處理器(Customizable Atmel Processors, CAP)。愛特梅爾的ASIC的市場營銷總監(jiān)Jay Joh

探究最佳的結(jié)構(gòu)化ASIC設(shè)計方法

由于與深亞微米標(biāo)準(zhǔn)單元ASIC相關(guān)的非重復(fù)性工程費用(NRE)越來越大，設(shè)計周期又很長，因此利用結(jié)構(gòu)化ASIC進行定制IC設(shè)計的吸引力正變得越來越大。結(jié)構(gòu)化ASIC能以極具競爭力的單位成本提供優(yōu)秀的硅片性能，并且NRE費用

典型ASIC設(shè)計主要流程

典型ASIC設(shè)計具有下列相當(dāng)復(fù)雜的流程： 1) 、結(jié)構(gòu)及電氣規(guī)定。 2）、RTL級 典型ASIC設(shè)計具有下列相當(dāng)復(fù)雜的流程： 1) 、結(jié)構(gòu)及電氣規(guī)定。 2）、RTL級代碼設(shè)計和仿真測試平臺文件準(zhǔn)備。 3）、為具有存儲單元的模塊插

ASIC和SoC設(shè)計中嵌入式存儲器的優(yōu)化

為新的ASIC/SOC選擇最優(yōu)嵌入式存儲器IP是設(shè)計決策的關(guān)鍵。設(shè)計師應(yīng)了解適用于其特定應(yīng)用程序的最佳存儲器特性的所有關(guān)鍵參數(shù)，其尋求的存儲器IP應(yīng)具有足夠的適應(yīng)性，可滿足目標(biāo)SoC的各種需求。盡管有現(xiàn)成的免費存儲器IP可供使用，但與可為特定應(yīng)用程序提供更好特性的收費IP相比，它并不能總是提供最佳解決方案。

如何用C語言描述AES256加密算法最高效？

高級加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。

分析ASIC與ARM的“強手聯(lián)合”

前 言 嵌入式世界的范圍和概念極其廣泛，可以從ASIC到MCU，而ASIC是有著巨大的潛力和創(chuàng)新力的一種技術(shù)，盡管它的設(shè)計非常昂貴，并且所需世界要花費數(shù)年，但這依然不影響它的巨大市場潛力。相比而言，

結(jié)合FPGA與結(jié)構(gòu)化ASIC進行設(shè)計

由于結(jié)構(gòu)化ASIC具有單位成本低、功耗低、性能高和轉(zhuǎn)換快(fast turnaound)等特點，越來越多的先進系統(tǒng)設(shè)計工程師正在考慮予以采用。在結(jié)構(gòu)化ASIC中，像通用邏輯門、存儲器、

“路況觀察者” 應(yīng)用面世 可預(yù)測天氣情況

隨著傳感器及攝像頭技術(shù)的愈發(fā)成熟，大陸正在研發(fā)一款路況觀察者(Road Condition Observer)應(yīng)用，結(jié)合車載流媒體數(shù)據(jù)，或許能夠完成該應(yīng)用的設(shè)計。該應(yīng)用會被工程師寫入成熟的算法。研究人員將車輛前置攝像頭采集的

繼臺積電后三星開始代工ASIC礦機芯片

挖礦一般是利用大型并行運算硬件進行一定的計算，現(xiàn)在火熱的ETH虛擬幣則是用顯卡進行挖掘，而難度極高的比特幣和萊特幣則是使用算力更為強大的ASIC礦機。

ASIC與GPU有什么區(qū)別

GPU 在人工智能(AI)運算大放異彩，激勵兩家GPU 大廠Nvidia、超微(AMD)股價狂飆。但是分析師警告，明年GPU 在AI 的地位，也許會遭「特殊應(yīng)用集成電路」(ASIC)取代。