FIFO

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

基于DSP的嵌入式視覺(jué)客流檢測(cè)系統(tǒng)

目前，在統(tǒng)計(jì)超市或公交車(chē)的客流情況方面，雖然有一些方法，但是統(tǒng)計(jì)準(zhǔn)確率較低。設(shè)計(jì)并實(shí)現(xiàn)了基于DSP的嵌入式視覺(jué)客流檢測(cè)系統(tǒng)，該系統(tǒng)采用CMOS圖像傳感器完成圖像數(shù)據(jù)采集功能，借助DSP進(jìn)行圖像處理以獲取視場(chǎng)中的客流信息，并利用網(wǎng)絡(luò)控制器實(shí)現(xiàn)圖像數(shù)據(jù)的以太網(wǎng)高速傳輸，再通過(guò)人頭檢測(cè)和模式識(shí)別技術(shù)從圖像中獲得客流的數(shù)目信息。現(xiàn)場(chǎng)實(shí)驗(yàn)結(jié)果表明該系統(tǒng)可以在滿足實(shí)時(shí)性要求的前提下達(dá)到較高的客流檢測(cè)準(zhǔn)確率。采用以太網(wǎng)接口使其具有傳輸速度快，成本低廉，開(kāi)發(fā)簡(jiǎn)便，以及可以實(shí)現(xiàn)遠(yuǎn)程控制等一系列優(yōu)點(diǎn)。

數(shù)字電源
2009-05-03

DSP 嵌入式視覺(jué) 圖像數(shù)據(jù) FIFO
基于DSP的嵌入式視覺(jué)客流檢測(cè)系統(tǒng)

基于DSP的嵌入式視覺(jué)客流檢測(cè)系統(tǒng)

嵌入式教程
2009-05-03

DSP 嵌入式視覺(jué) 圖像數(shù)據(jù) FIFO
采用FPGA的高速數(shù)據(jù)采集系統(tǒng)

文介紹了一種應(yīng)用于高速數(shù)據(jù)采集的數(shù)字系統(tǒng)，該系統(tǒng)由高速模數(shù)轉(zhuǎn)換器FPGA，SDRAM(synchronous dynamicrandomaecess mereory)組成。該系統(tǒng)獨(dú)立于處理器之外，給處理器預(yù)留了總線接口。任何的處理器只要把總線接口連接到此系統(tǒng)上，均可操作。與傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)相比，減少了處理器的控制，而且處理器的處理速度已不再影響系統(tǒng)的性能，提高了速度和效率，具有通用性。本文對(duì)高速模數(shù)轉(zhuǎn)換器與FPGA的接口實(shí)現(xiàn)做了詳細(xì)的描述，對(duì)如何把模數(shù)轉(zhuǎn)換器的數(shù)據(jù)流進(jìn)行緩沖做了介紹。并對(duì)如何在FPGA中構(gòu)建SOPC(systerm on programmable chip)系統(tǒng)以及如何利用SOPC實(shí)現(xiàn)SDRAM的控制與存儲(chǔ)進(jìn)行了說(shuō)明。經(jīng)測(cè)試，本系統(tǒng)的數(shù)據(jù)采集的實(shí)時(shí)速度最高可達(dá)到250 MB／s，適用于大部分的高速數(shù)據(jù)采集場(chǎng)合。

電子設(shè)計(jì)自動(dòng)化
2009-04-08

FPGA 高速數(shù)據(jù)采集系統(tǒng) BSP FIFO
采用FPGA的高速數(shù)據(jù)采集系統(tǒng)

采用FPGA的高速數(shù)據(jù)采集系統(tǒng)

嵌入式軟件
2009-04-05

FPGA 高速數(shù)據(jù)采集系統(tǒng) BSP FIFO
基于TMS320F2812事件管理器的一種測(cè)頻方法

引言頻率測(cè)量是電力系統(tǒng)測(cè)量中一個(gè)十分重要的環(huán)節(jié)。電力系統(tǒng)中采樣對(duì)測(cè)頻要求有一定的實(shí)時(shí)性。電網(wǎng)頻率范圍在45Hz與55Hz之間，一般在49.5與50.5之間波動(dòng)。在精度要求不需要特別高的電網(wǎng)頻率測(cè)量中，本文給出一種

數(shù)字電源
2009-03-29

定時(shí)器 EV TMS320F2812 FIFO
基于TMS320F2812事件管理器的一種測(cè)頻方法

基于TMS320F2812事件管理器的一種測(cè)頻方法

嵌入式教程
2009-03-29

定時(shí)器 EV TMS320F2812 FIFO
安全認(rèn)證系統(tǒng)中嵌入U(xiǎn)SB接口技術(shù)

安全認(rèn)證系統(tǒng)中嵌入U(xiǎn)SB接口技術(shù)

嵌入式教程
2009-03-24

接口技術(shù) USB接口 BSP FIFO
PCI 9054性能分析及外部FIFO的擴(kuò)充

PCI總線是Intel公司推出的一種高性能局部總線,其數(shù)據(jù)總線為32位,且可擴(kuò)展為64位,最大數(shù)據(jù)傳輸速率為132～264MB/s,是目前使用非常普遍的一種總線。因PCI 協(xié)議比較復(fù)雜,較難掌握,故PCI總線擴(kuò)展卡的開(kāi)發(fā)較ISA總線等其它

智能硬件
2009-03-19

PCI 引腳 PCI總線 FIFO
基于FIFO的DDC與DSP高速數(shù)據(jù)傳輸實(shí)現(xiàn)

軟件無(wú)線電數(shù)字中頻接收機(jī)通常采用可編程數(shù)字下變頻器DDC和DSP的實(shí)現(xiàn)方案。中頻模擬信號(hào)通過(guò)A/D數(shù)字化，送入DDC混頻、抽取濾波處理，DSP接收到的是DDC輸出的低速零中頻信號(hào)，其后的解調(diào)、譯碼、信號(hào)識(shí)別等算法都可以

通信技術(shù)
2009-03-19

高速數(shù)據(jù)傳輸 DC DSP FIFO
基于FIFO的DDC與DSP高速數(shù)據(jù)傳輸實(shí)現(xiàn)

軟件無(wú)線電數(shù)字中頻接收機(jī)通常采用可編程數(shù)字下變頻器DDC和DSP的實(shí)現(xiàn)方案。中頻模擬信號(hào)通過(guò)A/D數(shù)字化，送入DDC混頻、抽取濾波處理，DSP接收到的是DDC輸出的低速零中頻信號(hào)，其后的解調(diào)、譯碼、信號(hào)識(shí)別等算法都可以

數(shù)字電源
2009-03-16

高速數(shù)據(jù)傳輸 DC DSP FIFO
基于PC104的數(shù)據(jù)采集系統(tǒng)的研究與實(shí)現(xiàn)

基于PC104的數(shù)據(jù)采集系統(tǒng)的研究與實(shí)現(xiàn)

嵌入式教程
2009-03-03

數(shù)據(jù)采集系統(tǒng) CPLD PC104 FIFO

首頁(yè) 上一頁(yè) 6 7 8 9 10 11 12 13 14 15 下一頁(yè) 尾頁(yè)

FIFO

基于DSP的嵌入式視覺(jué)客流檢測(cè)系統(tǒng)

基于DSP的嵌入式視覺(jué)客流檢測(cè)系統(tǒng)

采用FPGA的高速數(shù)據(jù)采集系統(tǒng)

采用FPGA的高速數(shù)據(jù)采集系統(tǒng)

基于TMS320F2812事件管理器的一種測(cè)頻方法

基于TMS320F2812事件管理器的一種測(cè)頻方法

安全認(rèn)證系統(tǒng)中嵌入U(xiǎn)SB接口技術(shù)

PCI 9054性能分析及外部FIFO的擴(kuò)充

基于FIFO的DDC與DSP高速數(shù)據(jù)傳輸實(shí)現(xiàn)

基于FIFO的DDC與DSP高速數(shù)據(jù)傳輸實(shí)現(xiàn)

基于PC104的數(shù)據(jù)采集系統(tǒng)的研究與實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門(mén)活動(dòng)

課程視頻