摘要:為實(shí)現(xiàn)一個(gè)高采樣率,寬頻帶的便攜式數(shù)字存儲(chǔ)示波器,設(shè)計(jì)了以STM32為控制核心的數(shù)字示波器。硬件平臺(tái)主要采用了AD8260數(shù)字程控增益放大器作為前端信號(hào)調(diào)理電路,ADS830高速寬帶模數(shù)轉(zhuǎn)換器和IDT7204高速緩存作
摘 要:本文重點(diǎn)介紹基于DSP和FPGA、采用中頻數(shù)字化方法,以及QPSK擴(kuò)頻調(diào)制技術(shù)來實(shí)現(xiàn)圖像的無線傳輸。對(duì)擴(kuò)頻通信系統(tǒng)的同步問題提出了一種實(shí)現(xiàn)方法,并給出了部分實(shí)驗(yàn)結(jié)果。 關(guān)鍵詞:圖像傳輸;擴(kuò)頻通信;同步;FP
數(shù)據(jù)交換機(jī)的傳送速率很高,當(dāng)其和串行口通信時(shí),在發(fā)送前把數(shù)據(jù)分為兩部分分別發(fā)送到串行口,然后經(jīng)過數(shù)據(jù)合并轉(zhuǎn)換器把各個(gè)串行口的數(shù)據(jù)合并在一起并轉(zhuǎn)換成PCM流。本文介紹了基于CPLD芯片EPM7128設(shè)計(jì)的數(shù)據(jù)合并轉(zhuǎn)換
本文介紹了一種基于PCI 總線的反射內(nèi)存卡的設(shè)計(jì)方法。給出了硬件電路設(shè)計(jì),在FPGA 內(nèi)完成數(shù)據(jù)緩存FIFO 及其控制器、SDRAM 控制器和編解碼控制器的設(shè)計(jì), 結(jié)構(gòu)清晰, 集成度高; 介紹了驅(qū)動(dòng)程序的設(shè)計(jì),提供了應(yīng)用程序接口; 采用三塊反射內(nèi)存卡搭建了驗(yàn)證系統(tǒng), 實(shí)驗(yàn)證明該反射內(nèi)存樣卡功能正常, 工作穩(wěn)定。
本文介紹了基于C6727B的dMAX的基本結(jié)構(gòu)以及基于dMAX的嵌入式FIFO軟硬件設(shè)計(jì),設(shè)置通用GPIO引腳作為中斷,為了加快FIFO的傳輸速率,使用突發(fā)讀寫方式進(jìn)行數(shù)據(jù)傳輸。嵌入式FIFO的實(shí)現(xiàn),使得DSP和外部設(shè)備的通信更加方便和快捷,而且不需要CPU的參與,減輕了CPU的負(fù)擔(dān),CPU可以專注于復(fù)雜的算法處理。
基于 DSP-dMAX 的嵌入式 FIFO 數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)
摘要:為了實(shí)現(xiàn)對(duì)武器系統(tǒng)模擬信號(hào)的采集和數(shù)據(jù)分析,根據(jù)PC/104總線的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)思想,數(shù)據(jù)采集卡以A/D轉(zhuǎn)換器、CPLD和FIFO相結(jié)合來實(shí)現(xiàn)信號(hào)的連續(xù)采集與數(shù)據(jù)傳輸?shù)目刂?。A/D轉(zhuǎn)換器實(shí)現(xiàn)信號(hào)的采樣保持和模
摘要:提出一種基于FPGA的簡(jiǎn)易數(shù)字示波器設(shè)計(jì)方法,硬件上采用以Altera公司的EP2C8Q208CN現(xiàn)場(chǎng)可編程門陣列芯片作為核心器件,同時(shí)結(jié)合FPGA和NIOS軟核的優(yōu)勢(shì),設(shè)計(jì)高效的片上可編程系統(tǒng)(SoPC)對(duì)高速A/D所采集的數(shù)據(jù)進(jìn)
基于FPGA的數(shù)字示波器
摘要:以Altera公司的FPGA芯片EP2C20Q208C8為例,詳細(xì)介紹了在QuartusII 7.2的環(huán)境下,用SOPC Builder構(gòu)建Nios軟核時(shí),自定義FIFO接口元件的方法。通過將采集到的電壓信號(hào),在數(shù)碼管上顯示的實(shí)驗(yàn),實(shí)現(xiàn)FIFO寄存器與
基于SOPC的自定義外設(shè)FIFO
中頻信號(hào)分為和差兩路,高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對(duì)這兩路信號(hào)進(jìn)行采集。對(duì)于兩路數(shù)據(jù)采集電路,A/D與DSP的接口連接是一樣的。兩個(gè)A/D同時(shí)將和路與差路信號(hào)采樣,并分別送入兩個(gè)FIFO;DSP分時(shí)從兩個(gè)FIFO中
中頻信號(hào)分為和差兩路,高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對(duì)這兩路信號(hào)進(jìn)行采集。對(duì)于兩路數(shù)據(jù)采集電路,A/D與DSP的接口連接是一樣的。兩個(gè)A/D同時(shí)將和路與差路信號(hào)采樣,并分別送入兩個(gè)FIFO;DSP分時(shí)從兩個(gè)FIFO中
提出一種針對(duì)CMOS圖像傳感器采集的Bayer格式圖像預(yù)處理系統(tǒng),與傳統(tǒng)的DSP圖像處理系統(tǒng)相比,該系統(tǒng)利用Spartan-3系列的XC3S1 500和TMS320DM642型DSP相結(jié)合實(shí)現(xiàn)圖像捕獲、圖像預(yù)處理等功能,采用支持USB2.O的CY7C68013將圖像信息傳送給上位機(jī)。在FPGA中采用雙線性插值法將CMOS圖像傳感器采集的Bayer格式圖像數(shù)據(jù)轉(zhuǎn)換為RGB格式圖像數(shù)據(jù),并轉(zhuǎn)換成Y亮度信號(hào)。實(shí)驗(yàn)結(jié)果表明,該系統(tǒng)能處理分辨率達(dá)500萬像素的Bayer圖像,并最終以20 Mb/s的帶寬將亮度信號(hào)傳輸給上位機(jī),縮短了開發(fā)周期,提高了圖像處理的實(shí)時(shí)性。
提出一種針對(duì)CMOS圖像傳感器采集的Bayer格式圖像預(yù)處理系統(tǒng),與傳統(tǒng)的DSP圖像處理系統(tǒng)相比,該系統(tǒng)利用Spartan-3系列的XC3S1 500和TMS320DM642型DSP相結(jié)合實(shí)現(xiàn)圖像捕獲、圖像預(yù)處理等功能,采用支持USB2.O的CY7C68013將圖像信息傳送給上位機(jī)。在FPGA中采用雙線性插值法將CMOS圖像傳感器采集的Bayer格式圖像數(shù)據(jù)轉(zhuǎn)換為RGB格式圖像數(shù)據(jù),并轉(zhuǎn)換成Y亮度信號(hào)。實(shí)驗(yàn)結(jié)果表明,該系統(tǒng)能處理分辨率達(dá)500萬像素的Bayer圖像,并最終以20 Mb/s的帶寬將亮度信號(hào)傳
基于FPGA+DSP技術(shù)的Bayer格式圖像預(yù)處理
FPGA/CPLD設(shè)計(jì)思想與技巧
本文討論利用帶嵌入式SERDES收發(fā)器和CPRI鏈路IP內(nèi)核的低成本FPGA,來實(shí)現(xiàn)電信系統(tǒng)低延遲變化設(shè)計(jì)的考慮因素?! o線電信設(shè)備制造商正受到以更小體積、更低功耗、更低制造成本來布署基站架構(gòu)的壓力。當(dāng)通過WiMa
基于SERDES收發(fā)器和CPRI的電信系統(tǒng)低延遲變化設(shè)計(jì)
聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物,是目前聲發(fā)射技術(shù)的發(fā)展趨勢(shì)。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列,實(shí)時(shí)接收和采集來自于材料缺陷的聲發(fā)射信號(hào),進(jìn)而通