FIFO

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

一種Windows2000下連續(xù)輸出數(shù)據(jù)的PCI卡

在視頻輸出、聲吶仿真等實(shí)際應(yīng)用中,經(jīng)常要求計(jì)算機(jī)能根據(jù)要求穩(wěn)定輸出連續(xù)數(shù)據(jù)流。然而,當(dāng)計(jì)算機(jī)工作于Windows2000操作系統(tǒng)下時(shí),由于該操作系統(tǒng)是一個(gè)多任務(wù)的非實(shí)時(shí)操作系統(tǒng),當(dāng)它收到外部設(shè)備發(fā)來(lái)的中斷時(shí),需要延遲

智能硬件
2012-08-16

PCI WINDOWS2000 FIFO 存儲(chǔ)器
PCI高速數(shù)據(jù)采集方案介紹

PCI高速數(shù)據(jù)采集方案介紹

嵌入式教程
2012-08-08

高速數(shù)據(jù)采集 DMA PCI FIFO
基于FPGA的數(shù)字穩(wěn)定校正單元的實(shí)現(xiàn)

摘要：為了實(shí)現(xiàn)對(duì)非相干雷達(dá)的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語(yǔ)言，設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明基于FPGA的DSU方法可以提高程序的

電子設(shè)計(jì)自動(dòng)化
2012-08-07

FPGA 接收信號(hào) BSP FIFO
基于ARM+FPGA的高速同步數(shù)據(jù)采集方案

標(biāo)簽：ARM+FPGA 數(shù)據(jù)采集大多數(shù)的勘探、觀測(cè)工作都是在嚴(yán)苛的環(huán)境中進(jìn)行的，對(duì)數(shù)據(jù)的準(zhǔn)確性、實(shí)時(shí)性都有著較高的要求，并且大多情況下要求多參數(shù)同步測(cè)量。北京恒頤針對(duì)勘探、測(cè)控等行業(yè)的特點(diǎn)，推出了基于ARM+FPGA

通信技術(shù)
2012-08-06

FPGA ARM 同步數(shù)據(jù)采集 FIFO
有名管道（FIFO）的用法

有名管道（FIFO）的用法

嵌入式軟件
2012-08-04

ST PEN ROOT FIFO
有名管道（FIFO）的用法

有名管道（FIFO）的用法

嵌入式教程
2012-08-04

ST PEN ROOT FIFO
基于ARM+FPGA的高速同步數(shù)據(jù)采集方案

基于ARM+FPGA的高速同步數(shù)據(jù)采集方案

嵌入式軟件
2012-08-04

FPGA ARM 同步數(shù)據(jù)采集 FIFO
基于簡(jiǎn)單的FIFO提供數(shù)據(jù)寬度轉(zhuǎn)換

許多設(shè)計(jì)需要FIFO彈性緩沖器，在不同時(shí)鐘速率的次系統(tǒng)和通道的需求中形成橋梁。然而，在某些應(yīng)用中，需要FIFO緩沖器實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換。一個(gè)例子是，通過(guò)FIFO緩沖器，將8位ADC連接到16位數(shù)據(jù)總線的微處理器(圖1)。不幸地，

模擬
2012-07-31

分布式計(jì)數(shù)器 FIFO 存儲(chǔ)器
基于LabVIEW FPGA模塊的FIFO深度設(shè)定實(shí)現(xiàn)

為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來(lái)的數(shù)據(jù)不連續(xù)問(wèn)題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深度能夠

測(cè)試測(cè)量
2012-07-21

FPGA LabVIEW 內(nèi)存 FIFO
基于LabVIEW的FPGA模塊FIFO深度設(shè)定實(shí)現(xiàn)

為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來(lái)的數(shù)據(jù)不連續(xù)問(wèn)題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深度能夠

測(cè)試測(cè)量
2012-07-09

FPGA LabVIEW 內(nèi)存 FIFO
無(wú)分裂結(jié)構(gòu)的二維小波變換圖片處理芯片設(shè)計(jì)與驗(yàn)證

摘要：5／3小波變換硬件實(shí)現(xiàn)常用結(jié)構(gòu)是先完成分裂，再依照分裂后的數(shù)據(jù)完成預(yù)測(cè)部分和更新部分的變換，這需要復(fù)雜的控制結(jié)構(gòu)。在此采用JPEG2000推薦的5／3小波變換公式，在基于行的列變換基礎(chǔ)上提出了一種全新的無(wú)數(shù)

電子設(shè)計(jì)自動(dòng)化
2012-06-08

芯片設(shè)計(jì) 二維小波變換 BSP FIFO
基于Si1000的無(wú)線M-Bus通信系統(tǒng)

摘要：儀表總線M-Bus協(xié)議是專門為消耗量計(jì)量?jī)x表設(shè)計(jì)的通信標(biāo)準(zhǔn)。無(wú)線M-Bus是M-Bus的一個(gè)無(wú)線通信標(biāo)準(zhǔn)，無(wú)需布線。在布線困難的地方，可以選用無(wú)線M-Bus進(jìn)行通信。本文介紹了基于Si1000的無(wú)線M-Bus通信系統(tǒng)主／從節(jié)點(diǎn)

通信技術(shù)
2012-05-23

無(wú)線通信系統(tǒng) M-BUS FIFO
透過(guò)Linux內(nèi)核看無(wú)鎖編程

透過(guò)Linux內(nèi)核看無(wú)鎖編程

嵌入式軟件
2012-05-19

編程代碼 LINUX內(nèi)核 FIFO
透過(guò)Linux內(nèi)核看無(wú)鎖編程

透過(guò)Linux內(nèi)核看無(wú)鎖編程

嵌入式教程
2012-05-19

編程代碼 LINUX內(nèi)核 FIFO
在FPGA中基于信元的FIFO設(shè)計(jì)方法

設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本?！　〈藭r(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本

電子設(shè)計(jì)自動(dòng)化
2012-05-16

FPGA ST SE FIFO
FIFO芯片IDT72V3680概述及應(yīng)用

FIFO芯片IDT72V3680概述及應(yīng)用

嵌入式教程
2012-05-08

芯片 BSP IDT FIFO
FIFO芯片和單片機(jī)實(shí)現(xiàn)的圖像采集系統(tǒng)

摘要：基于FIFO芯片AL422B，以飛思卡爾16位單片機(jī)MC9S12DG128為核心，采集攝像頭芯片OV7670的圖像信息，設(shè)計(jì)出以低速率的單片機(jī)采集高速率圖像的圖像采集系統(tǒng)。系統(tǒng)采用單片機(jī)控制FIFO芯片，先由FIFO實(shí)時(shí)讀取攝像頭芯

單片機(jī)
2012-05-04

芯片單片機(jī) 圖像采集系統(tǒng) FIFO
LPC2292的偽中斷與偽中斷處理

引言工業(yè)以太網(wǎng)具有比現(xiàn)場(chǎng)總線更好的性能，正處于不斷發(fā)展完善當(dāng)中，因此研制基于工業(yè)以太網(wǎng)的設(shè)備具有很好的市場(chǎng)前景。本文設(shè)計(jì)的嵌入式控制器采用了基于ARM7TDMIS的微控制器LPC2292[12]?？刂破鞯牡讓优c現(xiàn)場(chǎng)總線CA

單片機(jī)
2012-05-02

中斷處理 LPC2292 UART0 FIFO
FIFO芯片和單片機(jī)實(shí)現(xiàn)的圖像采集系統(tǒng)

摘要：基于FIFO芯片AL422B，以飛思卡爾16位單片機(jī)MC9S12DG128為核心，采集攝像頭芯片OV7670的圖像信息，設(shè)計(jì)出以低速率的單片機(jī)采集高速率圖像的圖像采集系統(tǒng)。系統(tǒng)采用單片機(jī)控制FIFO芯片，先由FIFO實(shí)時(shí)讀取攝像頭芯

數(shù)字電源
2012-05-01

芯片單片機(jī) 圖像采集系統(tǒng) FIFO
基于WinCE系統(tǒng)的FIFO數(shù)據(jù)傳輸程序設(shè)計(jì)

1.引言在嵌入式系統(tǒng)特別是數(shù)據(jù)采集系統(tǒng)中，實(shí)時(shí)性至關(guān)重要，它不僅要求嵌入式微處理器能快速作出響應(yīng)，還要求嵌入式系統(tǒng)能及時(shí)處理數(shù)據(jù)[1]。在本文設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)中，如采用常規(guī)方法傳輸數(shù)據(jù)，當(dāng)采集數(shù)據(jù)的速度較

單片機(jī)
2012-04-16

WinCE 數(shù)據(jù)傳輸傳輸程序 FIFO

首頁(yè) 上一頁(yè) 1 2 3 4 5 6 7 8 9 10 下一頁(yè) 尾頁(yè)

FIFO

一種Windows2000下連續(xù)輸出數(shù)據(jù)的PCI卡

PCI高速數(shù)據(jù)采集方案介紹

基于FPGA的數(shù)字穩(wěn)定校正單元的實(shí)現(xiàn)

基于ARM+FPGA的高速同步數(shù)據(jù)采集方案

有名管道（FIFO）的用法

有名管道（FIFO）的用法

基于ARM+FPGA的高速同步數(shù)據(jù)采集方案

基于簡(jiǎn)單的FIFO提供數(shù)據(jù)寬度轉(zhuǎn)換

基于LabVIEW FPGA模塊的FIFO深度設(shè)定實(shí)現(xiàn)

基于LabVIEW的FPGA模塊FIFO深度設(shè)定實(shí)現(xiàn)

無(wú)分裂結(jié)構(gòu)的二維小波變換圖片處理芯片設(shè)計(jì)與驗(yàn)證

基于Si1000的無(wú)線M-Bus通信系統(tǒng)

透過(guò)Linux內(nèi)核看無(wú)鎖編程

透過(guò)Linux內(nèi)核看無(wú)鎖編程

在FPGA中基于信元的FIFO設(shè)計(jì)方法

FIFO芯片IDT72V3680概述及應(yīng)用

FIFO芯片和單片機(jī)實(shí)現(xiàn)的圖像采集系統(tǒng)

LPC2292的偽中斷與偽中斷處理

FIFO芯片和單片機(jī)實(shí)現(xiàn)的圖像采集系統(tǒng)

基于WinCE系統(tǒng)的FIFO數(shù)據(jù)傳輸程序設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻