內(nèi)容摘要:介紹了利用CYPRESS公司的FIFO芯片CY7C419實(shí)現(xiàn)DSP間雙向并行異步通訊的方法,該方法簡(jiǎn)單實(shí)用,速度快,特別適用于小數(shù)據(jù)量的數(shù)據(jù)相互傳送。文中給出了CY7C419的引腳功能以及用FIFO實(shí)現(xiàn)DSP間雙向并行異步通訊的
用FIFO實(shí)現(xiàn)DSP間的雙向并行異步通訊
摘要:本文論述了基于CY7C09449的高速PCI數(shù)據(jù)采集卡的硬件和軟件設(shè)計(jì),重點(diǎn)論述了FPGA芯片的邏輯編程、WindowsXP下的驅(qū)動(dòng)程序編程。FPGA的邏輯設(shè)計(jì)著重討論了對(duì)CY7C09449局部總線的同步傳輸控制邏輯的設(shè)計(jì),這種邏輯
1 FIFO概述 FIFO芯片是一種具有存儲(chǔ)功能的高速邏輯芯片,可在高速數(shù)字系統(tǒng)中用作數(shù)據(jù)緩存。FIFO通常利用雙口RAM和讀寫地址產(chǎn)生模塊來實(shí)現(xiàn)其功能。FIFO的接口信號(hào)包括異步寫時(shí)鐘(wr-clk)和讀時(shí)鐘(rd-clk)、
FIFO芯片IDT72V3680的功能特點(diǎn)及應(yīng)用
基于WCDMA速率適配算法的FPGA設(shè)計(jì)
摘要:本文提出了一種基于可編程邏輯器件(FPGA)芯片EP2C20F484的任意波形發(fā)生器的設(shè)計(jì)方法。完成了在FPGA的控制下,USB接口控制模塊、SRAM控制模塊、DA轉(zhuǎn)換模塊等協(xié)同工作的硬件設(shè)計(jì)、固件設(shè)計(jì)以及軟件設(shè)計(jì),并給出了
在高頻超聲波數(shù)據(jù)采集系統(tǒng)中,很多高速 A/D轉(zhuǎn)換器往往不能直接與處理器相連接,這時(shí)就需要使用FIFO在處理器與A/D轉(zhuǎn)換器之間架一座橋梁,F(xiàn)IFO的先入先出特性可以方便緩存大量的數(shù)據(jù)塊。在基于ARM的超聲波測(cè)厚系統(tǒng)中
FPGA設(shè)計(jì)的高速FIFO電路技術(shù)
在基于ARM的超聲波測(cè)厚系統(tǒng)中,ARM處理器的數(shù)據(jù)接收能力往往與A/D芯片的工作速率不匹配,為避免有效數(shù)據(jù)丟失,提高系統(tǒng)工作效率,用FIFO作為高速A/D與ARM處理器之間的中轉(zhuǎn)接口會(huì)得到很好的效果。這里以FIFO存儲(chǔ)器CY7C4261作為中轉(zhuǎn)器件實(shí)現(xiàn)了A/D芯片AD9283與ARM處理器S3C2410的接口設(shè)計(jì),并敘述了數(shù)據(jù)從A/D芯片到ARM的整個(gè)數(shù)據(jù)采集過程。該接口電路用FIFO實(shí)現(xiàn)了超聲測(cè)厚系統(tǒng)中A/D與ARM之間的無縫連接,提高了系統(tǒng)測(cè)厚精度。它的電路簡(jiǎn)單,調(diào)試方便,具有較高的應(yīng)用價(jià)值。
前言 在大容量高速采集系統(tǒng)項(xiàng)目的開發(fā)過程中,F(xiàn)PGA作為可編程邏輯器件,設(shè)計(jì)靈活、可操作性強(qiáng),是高速數(shù)字電路設(shè)計(jì)的核心器件。由于FPGA內(nèi)嵌存儲(chǔ)器的容量有限,通常不能夠滿足實(shí)際設(shè)計(jì)電路的需求,需要外接SRAM、
常用FPGA/CPLD四種設(shè)計(jì)技巧
針對(duì)航天檢測(cè)設(shè)備中信號(hào)源單一、不可調(diào)等缺點(diǎn),提出并實(shí)現(xiàn)了一種以FPGA 、高速D/A、繼電器AQY210為核心,結(jié)構(gòu)簡(jiǎn)單,控制靈活,信號(hào)質(zhì)量高的多功能信號(hào)源生成系統(tǒng)。該系統(tǒng)可提供各種頻率、幅值、偏置等參數(shù)可調(diào)的模擬信號(hào),成功應(yīng)用于工業(yè)控制開關(guān)量輸出性能檢測(cè)。同時(shí),上位機(jī)與硬件通信的接口使用了USB-單片機(jī)(CY7C68013)和USB-FIFO(FT245)兩種方案,并進(jìn)行實(shí)際對(duì)比,提出其適用條件和范圍。
針對(duì)航天檢測(cè)設(shè)備中信號(hào)源單一、不可調(diào)等缺點(diǎn),提出并實(shí)現(xiàn)了一種以FPGA 、高速D/A、繼電器AQY210為核心,結(jié)構(gòu)簡(jiǎn)單,控制靈活,信號(hào)質(zhì)量高的多功能信號(hào)源生成系統(tǒng)。該系統(tǒng)可提供各種頻率、幅值、偏置等參數(shù)可調(diào)的模擬信號(hào),成功應(yīng)用于工業(yè)控制開關(guān)量輸出性能檢測(cè)。同時(shí),上位機(jī)與硬件通信的接口使用了USB-單片機(jī)(CY7C68013)和USB-FIFO(FT245)兩種方案,并進(jìn)行實(shí)際對(duì)比,提出其適用條件和范圍。
數(shù)字信號(hào)處理器的發(fā)展也是日新月異,不僅行指令速度越來越快,而且其功耗也越來越低。許多儀器或檢測(cè)設(shè)備都不約而同地將DSP 應(yīng)用到那些數(shù)據(jù)量龐大而且需實(shí)時(shí)傳送數(shù)據(jù)的系統(tǒng)中。核信號(hào)數(shù)據(jù)采集系統(tǒng)也不例外,利用 D
DSP核信號(hào)采集系統(tǒng)通訊接口原理及設(shè)計(jì)
摘要:本文設(shè)計(jì)了一種基于USB2.0芯片CY7C68013和Maxim公司的高速并行模數(shù)轉(zhuǎn)換芯片MAX1195的高速雙路數(shù)據(jù)采集系統(tǒng),采用EZ-USB FX2 的特有的GPIF(General Programmable Interface)傳輸方式,徹底打破了8051CPU對(duì)USB2
摘要:本文設(shè)計(jì)了一種基于USB2.0芯片CY7C68013和Maxim公司的高速并行模數(shù)轉(zhuǎn)換芯片MAX1195的高速雙路數(shù)據(jù)采集系統(tǒng),采用EZ-USB FX2 的特有的GPIF(General Programmable Interface)傳輸方式,徹底打破了8051CPU對(duì)USB2
0 引 言 傳統(tǒng)的圖像傳輸普遍采用由PC機(jī)主板所提供的各種接口來實(shí)現(xiàn),如PCI接口、EPP接口、IEEE 1394接口等。PCI接口的最高速率可達(dá)到132 Mb/s,但其安裝麻煩,價(jià)格昂貴,可擴(kuò)展性差,無法專門對(duì)其做電磁屏蔽
為實(shí)現(xiàn)目標(biāo)識(shí)別與跟蹤的應(yīng)用目的,在基于TMS320DM642的FIFO基礎(chǔ)上擴(kuò)展存儲(chǔ)空間,提出一種基于FPGA實(shí)現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點(diǎn)和工作原理,介紹FPGA中SDRAM控制器的組成和工作流程,給出應(yīng)用中讀SDRAM的時(shí)序圖。FPGA采用模塊化設(shè)計(jì),增強(qiáng)SDRAM控制器的通用性,更方便地滿足實(shí)際需求。