FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

LED大屏幕控制系統(tǒng)是怎樣設(shè)計(jì)實(shí)現(xiàn)的

LED大屏幕簡介 LED大屏幕：LED就是light emitting diode ，發(fā)光二極管的英文縮寫，簡稱LED。它是一種通過控制半導(dǎo)體發(fā)光二極管的顯示方式，其大概的樣子就是由很多

LEDs
2020-04-28

LED 大屏控制系統(tǒng) FPGA
FPGA硬核和軟核處理器的區(qū)別

作者：wcc149 軟核處理器 SOPC技術(shù)，即軟核處理器，最早是由Altera公司提出來的，它是基于FPGA的SOC片上系統(tǒng)設(shè)計(jì)技術(shù)。是使用FPGA的邏輯和資源搭建的一個(gè)軟核CPU系統(tǒng)，由于是使用FPGA的通用邏輯搭建的CPU，因此具有一定的靈活性，用戶可以根據(jù)自己的需求對CP

嵌入式微處理器
2020-04-28

CPU 軟核處理器 ARM處理器 FPGA
實(shí)測!AlexNet卷積核在FPGA占90%資源仍跑750MHz|算力達(dá)288萬張圖像/秒

Achronix創(chuàng)新的機(jī)器學(xué)習(xí)處理器(MLP)突破傳統(tǒng)FPGA時(shí)序性能瓶頸

Achronix半導(dǎo)體
2020-04-24

alexnet 卷積核 FPGA
BittWare 推出新型 TeraBox FPGA 加速邊緣服務(wù)器

(新加坡 – 2020 年4月21日) Molex旗下BittWare 公司是企業(yè)級 FPGA 加速器產(chǎn)品領(lǐng)域一家領(lǐng)先的供應(yīng)商，現(xiàn)推出全新的 TeraBox? 200DE 邊緣服務(wù)器。

Molex莫仕
2020-04-21

bittware 邊緣服務(wù)器 FPGA
瑞薩電子推出面向Xilinx FPGA和SoC的全新SoC參考設(shè)計(jì)

采用BGA封裝的ISL91211AIK和ISL91211BIK PMIC更易用于參考設(shè)計(jì)，縮短工業(yè)與運(yùn)算類應(yīng)用產(chǎn)品上市時(shí)間

瑞薩電子
2020-03-25

SoC FPGA
安富利將在亞太區(qū)提供Mipsology的突破性FPGA深度學(xué)習(xí)推理加速軟件

Zebra能夠顯著降低時(shí)延并提高性能，縮短自動(dòng)駕駛汽車、機(jī)器人和智慧城市領(lǐng)域AI解決方案的上市時(shí)間

安富利
2020-03-25

AI 深度學(xué)習(xí) FPGA
28nm工藝，首款國產(chǎn)千萬門級FPGA量產(chǎn)上市

紫光國微子公司紫光同創(chuàng)宣布強(qiáng)勢推出Logos-2系列高性價(jià)比FPGA第一款產(chǎn)品PG2L100H及其全套自主軟件和IP方案。

充電吧
2020-03-20

28nm工藝 FPGA
電路設(shè)計(jì)的一些誤區(qū)

相信現(xiàn)在很多人都接觸過電路，難免會(huì)遇到很多問題，搞電路設(shè)計(jì)不是件容易的事，是要有豐富的實(shí)驗(yàn)經(jīng)驗(yàn)才能避開誤區(qū)走向勝利的。在沒有成為專家級別的工程師，踩坑是很正常不過的事情了，下面我們盤點(diǎn)下電路設(shè)計(jì)的誤區(qū)，各位對號入座看看有你們踩過的坑嗎?

電源電路
2020-03-17

CPU pcb設(shè)計(jì) FPGA
深維FPGA+CPU圖像處理解決方案

何在實(shí)際的業(yè)務(wù)體系中實(shí)現(xiàn)對FPGA優(yōu)勢更好的應(yīng)用？實(shí)際部署是其中最值得探討與研究的方向。對此，深維科技進(jìn)行了一系列的探索與嘗試，形成了以下幾種方案。

通信技術(shù)
2020-03-15

FPGA
性能遠(yuǎn)超CPU、GPU，賽靈思最強(qiáng) 7nm芯片交鋒云端市場

那么這款產(chǎn)品能夠成為如此強(qiáng)大的“性能怪獸”，背后究竟有什么秘密？

21ic專訪
2020-03-14

技術(shù)專訪 acap versal FPGA
80%云服務(wù)商面臨的“聯(lián)網(wǎng)危機(jī)”，為何必須是FPGA？

日前，賽靈思（Xilinx）宣布推出業(yè)界首款“一體化 SmartNIC 平臺(tái)”——Alveo U25。

21ic專訪
2020-03-09

Xilinx 加速卡技術(shù)專訪 FPGA
FPGA、ASIC驗(yàn)證將提速

HDL Verifier 能夠讓開發(fā) FPGA 和 ASIC 設(shè)計(jì)的設(shè)計(jì)驗(yàn)證工程師直接從 Simulink 模型生成 UVM 組件和測試平臺(tái)，并在支持 UVM 的仿真器（比如來自 Synopsys、Cadence 和 Mentor 的仿真器）中使用這些組件和測試平臺(tái)。

通信技術(shù)
2020-03-09

mathworks FPGA
FPGA+CPU可讓圖像處理性能提升

本文深維科技聯(lián)合創(chuàng)始人兼CEO樊平詳細(xì)剖析了圖片加速的必要性、當(dāng)前實(shí)際的圖片解決方案與部署方式以及如何通過FPGA+CPU異構(gòu)計(jì)算的方案維護(hù)用戶體驗(yàn)與服務(wù)成本新平衡。

通信技術(shù)
2020-03-07

FPGA
FPGA運(yùn)算單元可支持高算力浮點(diǎn)

傳統(tǒng)FPGA只支持定點(diǎn)運(yùn)算的瓶頸越發(fā)凸顯。 Achronix為了解決這一大困境，創(chuàng)新地設(shè)計(jì)了機(jī)器學(xué)習(xí)處理器（MLP）單元，不僅支持浮點(diǎn)的乘加運(yùn)算，還可以支持對多種定浮點(diǎn)數(shù)格式進(jìn)行拆分。

通信技術(shù)
2020-03-06

FPGA
MathWorks 通過 Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 驗(yàn)證速度

HDL Verifier 從 Simulink 自動(dòng)生成 UVM 組件和測試平臺(tái)

MathWorks
2020-03-02

asic uvm FPGA
成就電子電路設(shè)計(jì)高手(三)，探討FPGA控制系統(tǒng)中的電子電路設(shè)計(jì)方法

電子電路設(shè)計(jì)應(yīng)用很多，對于電子電路設(shè)計(jì)，我們需正確認(rèn)識(shí)其重要性。為增進(jìn)大家對電子電路設(shè)計(jì)的了解，本文將介紹電子電路相關(guān)知識(shí)，并對FPGA控制系統(tǒng)中的電子電路設(shè)計(jì)方法予以探討。如果你對這篇電子電路設(shè)計(jì)文章存在興趣，不妨繼續(xù)往下閱讀哦。

技術(shù)解析
2020-02-28

指數(shù) 電子電路設(shè)計(jì) FPGA
利用片上高速網(wǎng)絡(luò)(2D NoC)創(chuàng)新地實(shí)現(xiàn)FPGA內(nèi)部超高帶寬邏輯互連

一個(gè)運(yùn)用NoC來優(yōu)化加解密設(shè)計(jì)的例子

Achronix半導(dǎo)體
2020-02-27

帶寬片上高速網(wǎng)絡(luò) FPGA
MathWorks在 FPGA 和ASIC上實(shí)現(xiàn)自動(dòng)化視覺系統(tǒng)設(shè)計(jì)

Vision HDL Toolbox 自動(dòng)生成經(jīng)過 FPGA 驗(yàn)證的代碼，適用于高達(dá) 8k 分辨率的幀尺寸和高幀率視頻

MathWorks
2020-02-27

asic 自動(dòng)化視覺 FPGA
將GDDR6的優(yōu)勢從圖形計(jì)算擴(kuò)展至高性能網(wǎng)絡(luò)應(yīng)用

Achronix Speedster7t FPGA如何運(yùn)用GDDR6滿足下一代網(wǎng)絡(luò)產(chǎn)品的高帶寬需求

Achronix半導(dǎo)體
2020-02-18

網(wǎng)絡(luò)應(yīng)用 gddr6 FPGA
將GDDR6的優(yōu)勢從圖形計(jì)算擴(kuò)展至高性能網(wǎng)絡(luò)應(yīng)用

Achronix Speedster7t FPGA如何運(yùn)用GDDR6滿足下一代網(wǎng)絡(luò)產(chǎn)品的高帶寬需求

Achronix半導(dǎo)體
2020-02-17

achronix gddr6 speedster7t FPGA

首頁上一頁 29 30 31 32 33 34 35 36 37 38 下一頁尾頁

FPGA

LED大屏幕控制系統(tǒng)是怎樣設(shè)計(jì)實(shí)現(xiàn)的

FPGA硬核和軟核處理器的區(qū)別

實(shí)測!AlexNet卷積核在FPGA占90%資源仍跑750MHz|算力達(dá)288萬張圖像/秒

BittWare 推出新型 TeraBox FPGA 加速邊緣服務(wù)器

瑞薩電子推出面向Xilinx FPGA和SoC的全新SoC參考設(shè)計(jì)

安富利將在亞太區(qū)提供Mipsology的突破性FPGA深度學(xué)習(xí)推理加速軟件

28nm工藝，首款國產(chǎn)千萬門級FPGA量產(chǎn)上市

電路設(shè)計(jì)的一些誤區(qū)

深維FPGA+CPU圖像處理解決方案

性能遠(yuǎn)超CPU、GPU，賽靈思最強(qiáng) 7nm芯片交鋒云端市場

80%云服務(wù)商面臨的“聯(lián)網(wǎng)危機(jī)”，為何必須是FPGA？

FPGA、ASIC驗(yàn)證將提速

FPGA+CPU可讓圖像處理性能提升

FPGA運(yùn)算單元可支持高算力浮點(diǎn)

MathWorks 通過 Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 驗(yàn)證速度

成就電子電路設(shè)計(jì)高手(三)，探討FPGA控制系統(tǒng)中的電子電路設(shè)計(jì)方法

利用片上高速網(wǎng)絡(luò)(2D NoC)創(chuàng)新地實(shí)現(xiàn)FPGA內(nèi)部超高帶寬邏輯互連

MathWorks在 FPGA 和ASIC上實(shí)現(xiàn)自動(dòng)化視覺系統(tǒng)設(shè)計(jì)

將GDDR6的優(yōu)勢從圖形計(jì)算擴(kuò)展至高性能網(wǎng)絡(luò)應(yīng)用

將GDDR6的優(yōu)勢從圖形計(jì)算擴(kuò)展至高性能網(wǎng)絡(luò)應(yīng)用

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻